[VHDL编程] design_dds_based_on_verilog

说明：基于verilog hdl 的DDS设计-The DDS-based design of verilog hdl
<yangyang> 在 2025-06-11 上传 | 大小：388kb | 下载：0

[VHDL编程] VGA

说明：用FPGA控制VGA显示，所用语言为VerilogHDL。通过此文件可以对VGA控制有更深了解-FPGA-based control VGA Display
<马辛未> 在 2025-06-11 上传 | 大小：388kb | 下载：0

[VHDL编程] 08_uart

说明：verilog 实现 的串口通信。FPGA 基础教程-uart communication project
<> 在 2025-06-11 上传 | 大小：388kb | 下载：0

[VHDL编程] lcd1602

说明：用verilog语言写的关于1602液晶显示器的调试程序，芯片用的是Altera公司的，有需要的可以看看！-Written language with verilog 1602 LCD on the debugger, the chip using Altera' s, need to look at!
<zhachshen> 在 2025-06-11 上传 | 大小：388kb | 下载：0

[VHDL编程] seg7

说明：FPGA环境下，利用VHDL编程实现七段数码管的显示功能。-FPGA environment, VHDL programming seven segment LED display function.
<吴霏羽> 在 2025-06-11 上传 | 大小：388kb | 下载：0

[VHDL编程] gin1.0

说明：数字电路与逻辑设计实验。VHDL语言开发电子琴。包括数码管和点阵显示、可以自动播放。-Digital circuit and logic design experiments. VHDL development keyboard. Including digital tube and dot matrix display, can automatically play.
<亓冀> 在 2025-06-11 上传 | 大小：388kb | 下载：0

[VHDL编程] bidirection_reg

说明：移位寄存器设计 整个电路由一个主时序进程完成；在每一个时钟的上升沿，根据mode[1:0]的值进行清零、左移或右移操作，在主时序进程中由case语句完成；移位操作由for….loop语句完成8位十六进制数逐位移动。-Shift register design the entire circuit is completed by a master timing process each rising edge of the clock, according to the value of t
<吴胜兵> 在 2025-06-11 上传 | 大小：388kb | 下载：0

[VHDL编程] fixed_pointDivider

说明：关于定点除法的VHD实现,找了好久，奉献出来大家一起学习！-fixed_point divider is implemented in FPGA .
<刘苍> 在 2025-06-11 上传 | 大小：388kb | 下载：0

[VHDL编程] vhdl

说明：《数字信号处理的FPGA实现（第三版）》作者：U.Meyer-Baese 的配套源码，基于quartus9.0用VHDL编写，使用的cyclone ii。其中包含FIR IIR FFT等算法的实现，对学习图像处理很有帮助。- FPGA digital signal processing (third edition) Author: U.Meyer-Baese The matching source, based on quartus9.0 prepared using VHDL, t
<马博城> 在 2025-06-11 上传 | 大小：388kb | 下载：0

[VHDL编程] MUSIC

说明：乐曲硬件演奏电路的主系统由4个模块组成： FDIV、CODE_DATA、F_CODE和DRIVER。其中，模块U1（FDIV）是分频功能将输入的6MHz的时钟信号分频成1MHZ和4Hz的信号。U2（CODE_DATA）类似于弹琴的人的手指；模块U3（F_CODE）类似于琴键；模块U4（DRIVER）类似于琴弦或音调发声器。(The main system of musical performance circuit consists of 4 modules: FDIV, CODE_DATA,
<AaronAlert > 在 2025-06-11 上传 | 大小：388kb | 下载：0

[VHDL编程] tempcyclone

说明：vhdl 1602 lcd with temperature sensor (one wire)
<igor5451> 在 2025-06-11 上传 | 大小：388kb | 下载：0

[VHDL编程] Sequence detector 10111

说明：Simple 10111 sequence detector using JK flip flop
<thehuberts> 在 2023-01-27 上传 | 大小：388.41kb | 下载：0