[VHDL编程] lcd1621

说明：在LCD上显示事先就输入好的字符,可以任意改变的-displayed on the LCD on the admission of prior good character, can be arbitrarily changed by the
<dragon> 在 2025-06-09 上传 | 大小：411kb | 下载：0

[VHDL编程] sin_gen

说明：弦波產生+七段顯示器顯示目前該弦波點之數值-have grounded in paragraph 107 of the display shows the current Numerical grounded point
<Jyun-Hong Lin> 在 2025-06-09 上传 | 大小：411kb | 下载：0

[VHDL编程] stereo_vision

说明：Stereo-Vision circuit descr iption, Aug 2002, Ahmad Darabiha This design contains four top level circuits: sv_chip0.vhd, sv_chip1.vhd, sv_chip2.vhd and sv_chip3.vhd each of them built by one Virtex2000E fpga chip. This design is hierarchical an
<junsung > 在 2025-06-09 上传 | 大小：411kb | 下载：0

[VHDL编程] DIPC1

说明：5/3小波变换的vhdl代码实现，可以供参考，-5/3 wavelet transform vhdl code, you can for information,
<徐上进> 在 2025-06-09 上传 | 大小：411kb | 下载：0

[VHDL编程] AnalogandMixedSignalModelingusingVHDL

说明：The Design Entity is the basic building analog block of a VHDL descr iption.
<eco123u> 在 2025-06-09 上传 | 大小：411kb | 下载：0

[VHDL编程] zucheng

说明：部分指令系统和三态门用VHDL在模型机上的实现-Part of the command system and the tri-state gate analog implementation
<Chaoers> 在 2025-06-09 上传 | 大小：411kb | 下载：0

[VHDL编程] TrafficLightController

说明：It s a vhdl program. Simulates a traffic light controllet using a Cyclone II FPGA
<Ferdinando> 在 2025-06-09 上传 | 大小：411kb | 下载：0

[VHDL编程] ans

说明：数字式竞赛抢答器 实现功能 1.四路抢答功能，带抢答超时和答题超时功能； 2.计分显示功能，每组对应两个数码管，能显示0-99的分值，复位初值为10。 -Digital Competition Responder features a realization. Quad Responder function, with time out and answer time-out function Responder 2. Scoring display, each corres
<lhr> 在 2025-06-09 上传 | 大小：411kb | 下载：0

[VHDL编程] ourdev_219600

说明：VHDL I2C程序 VHDL I2C程序-VHDL I2C
<wzh> 在 2025-06-09 上传 | 大小：411kb | 下载：0

[VHDL编程] fpga-report

说明：4-way traffic light control system
<sohaib1272> 在 2025-06-09 上传 | 大小：411kb | 下载：0

[VHDL编程] jtd

说明：EDA（VHDL）开发的交通灯设计，经过测试检验，正常运行。-EDA (VHDL) development of the traffic light design, tested and tested and normal operation.
<开放> 在 2025-06-09 上传 | 大小：411kb | 下载：0

[VHDL编程] frame-synchronous-search-circuit

说明：用verilog语言编写的帧同步搜索电路，输入数据data为8 bit并行数据流，基本结构为数据帧，帧长为10字节，帧同步字为H“FF”。clk为输入同步时钟。-Verilog language for fr a me synchronous search circuit, the input data is data for the 8-bit parallel data stream, the basic structure of the data fr a me, the fr a me
<眭明> 在 2025-06-09 上传 | 大小：411kb | 下载：0