[VHDL编程] AD5300

说明：DAC AD5300的verilog驱动,整个工程，亲测好用。-verilog code for AD5300 DAC.
<科龙化> 在 2025-06-08 上传 | 大小：413kb | 下载：0

[VHDL编程] IFFT

说明：用verilog语言实现OFDM信道发射部分的IFFT变换-OFDM channel transmitter part IFFT transform verilog language
<chenyi> 在 2025-06-08 上传 | 大小：413kb | 下载：0

[VHDL编程] GWDVPB

说明：实现频率测量，脉宽测量，占空比测量，相位测量，与MSP430成功通信，频率范围在1 -10Mhz.-Frequency measurement, pulse width measurement, the duty cycle measurement, phase measurement, with the MSP430 successful communication, frequency range 1-10Mhz.
<weirizhen> 在 2025-06-08 上传 | 大小：413kb | 下载：0

[VHDL编程] adc0804

说明：从ADC0804 的通道IN+输入0~5V 之间的模拟量，通过ADC0804 转换成数字量在数码管上以十进制形成显示出来。-From the ADC0804' s channel IN+ analog input between 0 ~ 5V through ADC0804 conversion to digital, digital tube to decimal form is displayed.
<李庆龙> 在 2025-06-08 上传 | 大小：413kb | 下载：0

[VHDL编程] Rs232Memory

说明：使用ram 进行rs232 通信 非常实用-Using ram for rs232 communication
<wang> 在 2025-06-08 上传 | 大小：413kb | 下载：0

[VHDL编程] LCD12864

说明：利用语言实现LCD1602显示，较简单，易懂，并附有简单说明 ，verilog 学-The use of language LCD1602 display
<王明> 在 2025-06-08 上传 | 大小：413kb | 下载：0

[VHDL编程] CPLD-CHABU

说明：基于cpld 平台，VHDL语言编写，四轴两插补控制程序。包括单轴运动、两轴插补程序、CPLD与ARM通信程序。经过工程实践应用。-Based on the CPLD platform, VHDL language, four two axis interpolation control program. Including the single axis motion, two axis interpolation procedures, CPLD and ARM communication
<panshenghu> 在 2025-06-08 上传 | 大小：413kb | 下载：0

[VHDL编程] miaobiao

说明：在EPM240上实现秒表功能，4个数码管显示-Stopwatch function on EPM240, 4 digital display
<yang> 在 2025-06-08 上传 | 大小：413kb | 下载：0

[VHDL编程] dmf_vhdl

说明：digital Matched Filter design - including the clock synchronization of the design and its implementation-digital Matched Filter design - including the clock synchronization of the design and its implementation..
<kalyan> 在 2025-06-08 上传 | 大小：413kb | 下载：0

[VHDL编程] clock-for-nios

说明：基于niosⅡ的数字钟设计，适用于多种FPGA的开发板，修改管脚可移植。-NiosⅡ digital clock design is based on, for a variety of FPGA development board, modify pin portable.
<李悦> 在 2025-06-08 上传 | 大小：413kb | 下载：0

[VHDL编程] voter7

说明：七位表决器，在QuartusII 13.0中，使用原理图输入，分模块设计，并带有仿真波形-Seven input voters,Designed in QuartusII 13.0,using schematic input design, Three module design, and simulation waveform
<李亚文> 在 2025-06-08 上传 | 大小：413kb | 下载：0

[VHDL编程] Intro-VHDL-2

说明：intro VHDL 2 , electronic enginering
<Volta> 在 2025-06-08 上传 | 大小：413kb | 下载：0