资源列表
[VHDL编程] B08040825_2_8
说明:课程设计报告,做的28译码器,很实用,供大家参考-Curriculum design report, do the 28 decoder, it is useful for reference<sdfsdfsdf> 在 2025-06-08 上传 | 大小:425kb | 下载:0
[VHDL编程] clock1
说明:本程序用VHDL编写数字钟,具有定点报时,手动调整时间等功能,能下载到板子上显示时间。-This program written by VHDL digital clock, with a fixed broadcast, manually adjust the time and other functions, can be downloaded to display the time on the board.<zhangshuanglu> 在 2025-06-08 上传 | 大小:425kb | 下载:0
[VHDL编程] KX232_PIANO_C5H
说明:FPGA的例子程序,值得借鉴和实验使用。-Examples of programs the FPGA, it is worth learning and experimental use.<田田> 在 2025-06-08 上传 | 大小:425kb | 下载:0
[VHDL编程] rs232_verilog
说明:FPGA实现串口通信实验,用verilog实现串口的发送和接收数据-FPGA Implementation of serial communication experiment, the serial port to send and receive data with verilog<zhangkaiwei> 在 2025-06-08 上传 | 大小:425kb | 下载:0
[VHDL编程] DE2_LCM_CCD
说明:在DE2上完成简单的数码相机功能,有简单的拍照储存放大曝光度调节功能-Simple DC platform on DE2<Scotty> 在 2025-06-08 上传 | 大小:425kb | 下载:0
[VHDL编程] steppermotor
说明:步进电机驱动程序 使用verilog语言,简单易学 留作参考-Stepper motor driver using the Verilog language, easy to learn for reference<陈更胜> 在 2025-06-08 上传 | 大小:425kb | 下载:0
[VHDL编程] ex5_mux
说明:乘法器是众多数字系统中的基本模块。 从原理上说它属于组合逻辑范畴;但从工程实际设计上来说,它往往会利用时序逻辑设计的方法来实现,属于时序逻辑的范畴。通过这个实验使大家能够掌握利用 FPGA/CPLD 设计乘法器的思想,并且能够将我们设计的乘法器应用到实际工程中。 -The multiplier is the number of a digital system in the basic module. From the principle that it belongs to the combi<贺亚晨> 在 2025-06-08 上传 | 大小:425kb | 下载:0
[VHDL编程] 基于FPGA的彩色符号设计
说明:a、设计可显示横彩条和纵彩条的VGA彩条信号; b、设计可显示英语字母的VGA彩条信号; c、设计可显示移动彩色斑点的VGA彩条信号; d、设计可实现手动切换a、b、c三个功能.(The design can display VGA color color and color of the longitudinal cross signal. The design can display the VGA color signal of the English alphabet. The<ciuciuciu > 在 2025-06-08 上传 | 大小:425kb | 下载:0