[VHDL编程] clock

说明：在ACEX EP1K30TC144-3实现了闹钟功能,并能修改定时,和当前时间-ACEX EP1K30TC144-3 in the realization of the alarm clock function, and can modify from time to time, and the current time
<谢文> 在 2025-06-19 上传 | 大小：512kb | 下载：0

[VHDL编程] UART

说明：基于FPGA的UART实现 用VHDL编程-The UART-based FPGA using VHDL Programming
<hyj1954> 在 2025-06-19 上传 | 大小：512kb | 下载：0

[VHDL编程] SPA

说明：首先介绍了LDPC码的校验矩阵和其因子表示方法，然后利用二分图对和积解码算法进行了详细的描述，最后给出了信度传播概率译码算法详细步骤，并对关键公式作了证明-This paper,first introduces the check matrix and the factor graph of LDPC,then describes the sum-product algorithm by using the factor graph,and finally presents the deta
<秦小星> 在 2025-06-19 上传 | 大小：512kb | 下载：0

[VHDL编程] combine11

说明：traffic light system,written in VHDL language.It has already been tested.But you may take sometime to figure it out
<louis> 在 2025-06-19 上传 | 大小：512kb | 下载：0

[VHDL编程] shumaguanxianshi8--3yimaqi

说明：基于FPGA的数码管显示8--3译码器，经过验证运行了得-FPGA-based digital display 8--3 decoder, a proven run terrible
<乐发广> 在 2025-06-19 上传 | 大小：512kb | 下载：0

[VHDL编程] Multifunction-Clock

说明：多功能电子钟，实现自动时钟日历的程序，含有时分秒日月年-Multifunction Clock
<cdd> 在 2025-06-19 上传 | 大小：512kb | 下载：0

[VHDL编程] VerilogHDL-Code-Formatter-V1.2

说明：这是一款Verilog代码格式化工具. 用于代码格式美化。您可以根据自己的VerilogHDL格式需求，在右侧控制面板中进行控制，左侧即时显示出当前设置的格式。是一款好用的VerilogHDL代码格式工具。-Format landscaping. According to their own VerilogHDL format requirements, you can in the right side of the control panel to control the real-time
<luoshizhou> 在 2025-06-19 上传 | 大小：512kb | 下载：0

[VHDL编程] 8811462I2C_verilog

说明：I2C总线控制 I2C总线控制 I2C总线控制 -I2C bus control
<王瑞霞> 在 2025-06-19 上传 | 大小：511kb | 下载：0

[VHDL编程] example_modbus

说明：基于FPGA下的MODBUS通信驱动程序（RS-232通讯程序）-Based on MODBUS communication driver (RS232 communication program) FPGA under
<朱鹏> 在 2025-06-19 上传 | 大小：511kb | 下载：0

[VHDL编程] 第5章_QuartusII应用向导(原理图输入方法)1

说明：I hope the PDF file I shared is very useful for you.
<tommy001 > 在 2025-06-19 上传 | 大小：511kb | 下载：0

[VHDL编程] 1024点FFT快速傅立叶变换

说明：1024点FFT快速傅立叶变换工程例子，用于FPGA(1024 point FFT fast Fu Liye transform engineering examples for FPGA)
<逗 > 在 2025-06-19 上传 | 大小：511kb | 下载：0

[VHDL编程] modelsim se 10.1a crack

说明：Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。(Mentor's ModelSim, the industry's best HDL language simulation
<冰激凌很牛 > 在 2025-06-19 上传 | 大小：511kb | 下载：0