[VHDL编程] 013

说明：这是初学者学习verilog硬件描述语言很好的资料，第13章 study verilog-study verilog
<ray> 在 2025-06-19 上传 | 大小：611kb | 下载：0

[VHDL编程] Vga

说明：The code is used to interface PC monitor with Spartan 3E for the display. if you run the program on spartan 3 you would be able to see different test pattern on the monitor screen
<asit> 在 2025-06-19 上传 | 大小：612kb | 下载：0

[VHDL编程] FPGA_eerom_control

说明：FPGA程序,显示屏控制程序，内部ＥＥＲＯＭ调试！-FPGA program, the display control procedures, internal EEROM debugging!
<cdh> 在 2025-06-19 上传 | 大小：611kb | 下载：0

[VHDL编程] rom_uart

说明：使用verilog HDL编写的rom读取 后串口发送程序 使用的 altera celone器件-Rom prepared using verilog HDL reading program after the serial port device for use altera celone
<张明> 在 2025-06-19 上传 | 大小：611kb | 下载：0

[VHDL编程] PLDs

说明：vhdl books a group of pdf book that shows how to design and build vhdl components and implement them in quartus -vhdl books a group of pdf book that shows how to design and build vhdl components and implement them in quartus
<prince> 在 2025-06-19 上传 | 大小：611kb | 下载：0

[VHDL编程] 20-SPI

说明：采用EPM1278CPLD，通过verilog语言实现SPI接口的通信-By EPM1278CPLD, through the SPI interface verilog language communication
<王东升> 在 2025-06-19 上传 | 大小：611kb | 下载：0

[VHDL编程] FPGA-step-by-step

说明：FPGA入门图文教程，主要介绍Altera的入门级程序。-FPGA Starter graphic tutorial,step by step program for altera chip.
<alex> 在 2025-06-19 上传 | 大小：612kb | 下载：0

[VHDL编程] IIC

说明：IIC总线程序设计 FPGA Design - Best Practices- FPGA Design- Best Practices
<李宁> 在 2025-06-19 上传 | 大小：612kb | 下载：0

[VHDL编程] LCD_1602

说明：电子产品世界网站的一个FPGA DIY的一个项目，这个是1602的一个实例源码！-Electronic products world website a FPGA DIY projects, this is an instance of the source of the 1602' s!
<吴斌> 在 2025-06-19 上传 | 大小：612kb | 下载：0

[VHDL编程] clock

说明：一个能在电路板上实现时钟显示功能、计数功能、闹钟功能的VHDL源码-One can achieve on the circuit board clock display, counting function, alarm clock function VHDL source code
<风满楼> 在 2025-06-19 上传 | 大小：611kb | 下载：0

[VHDL编程] an489

说明：用于MAXII系列EPM240T100 CPLD中UMF使用的例程及说明文档-Routines and documentation for MAXII series CPLD used in UMF
<1zs> 在 2025-06-19 上传 | 大小：611kb | 下载：0

[VHDL编程] risc8_cpu_verilog

说明：该实例设计的RSIC-CPU总线结构采用数据线（8位）和指令线（12位）独立分离的哈弗结构，把存储寄存器RAM当做寄存器来寻址使用以方便编程。-The example design of RISC-CPU bus architecture uses a data line (8) and command line (12) is separated with the Harvard architecture, the storage register addressing uses RAM as
<荣志强> 在 2025-06-19 上传 | 大小：611kb | 下载：0