[VHDL编程] ref-sdr-sdram-vhdl

说明：DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA,最高频率可到100M-DDR controller VHDL source code. Using FPGA DDR interface controller, applicable to Altera FPGA, the highest frequency available 100M
<张涛> 在 2025-07-28 上传 | 大小：758kb | 下载：0

[VHDL编程] ref-sdr-sdram-verilog

说明：本代码是用VRILOG语言写的SDRAM的控制器的标准代码,供开发SARM参考.-this code is used to write the language VRILOG SDRAM controller standard code for the development of SARM reference.
<汪旭> 在 2025-07-28 上传 | 大小：758kb | 下载：0

[VHDL编程] uart_regs

说明：此程序为串行通信程序,采用verilog语言编写的,经过仿真验证已经通过.-This procedure for the serial communication procedures, the use of Verilog language, after simulation has been adopted.
<江> 在 2025-07-28 上传 | 大小：758kb | 下载：0

[VHDL编程] zxfg

说明：四位全加器语言描述是以文本方式上传的，呵呵，希望大家有帮助-Four full-adder based on the text of the language to describe the way to upload, huh, huh, hope that we have to help
<古银河> 在 2025-07-28 上传 | 大小：757kb | 下载：0

[VHDL编程] ref-sdr-sdram-vhdl

说明：标准SDR SDRAM控制器参考设计_verilog_lattice\sdr_ctrl.v-Standard SDR SDRAM Controller Reference Design _verilog_latticesdr_ctrl.v
<王廷龙> 在 2025-07-28 上传 | 大小：758kb | 下载：0

[VHDL编程] ref-sdr-sdram-verilog

说明：标准SRD SDRAM控制器参考设计，altera提供 Verilog代码,带有使用手册，大家试试交流一下 -Standard SRD SDRAM controller reference design, altera provide Verilog code, with user manual, we try to exchange some
<费尔德> 在 2025-07-28 上传 | 大小：758kb | 下载：0

[VHDL编程] PCI

说明：
<mark> 在 2025-07-28 上传 | 大小：757kb | 下载：0

[VHDL编程] Altera-7-segment-Control

说明：Altera DE2 Board 7-Segment control
<yun seong nam> 在 2025-07-28 上传 | 大小：757kb | 下载：0

[VHDL编程] TOP_Counter_Ntdac

说明：PID Control for Application
<Ankit> 在 2025-07-28 上传 | 大小：757kb | 下载：0

[VHDL编程] Decoders

说明：decoder(3:8) vhdl code
<Prathibha Gopinath> 在 2025-07-28 上传 | 大小：757kb | 下载：0

[VHDL编程] include_c_to_verilog

说明：catapult c函数库，可以进行fpga定点仿真，非常有价值。-catapult c library
<wangjun> 在 2025-07-28 上传 | 大小：757kb | 下载：0

[VHDL编程] E4_7_IIRCas

说明：用vhdl语言在xilinx上实现的iir滤波器的设计(Design of IIR filter implemented on Xilinx in VHDL language)
<cc12 > 在 2025-07-28 上传 | 大小：757kb | 下载：0