[VHDL编程] 5v

说明：altra下载线资料。max7000系列，下载线-downloading information. Max7000 series, download cable
<张书> 在 2025-06-09 上传 | 大小：782kb | 下载：0

[VHDL编程] 89c51

说明：利用AT89C51实现LCD日历电子钟源码-AT89C51 realization of the use of electronic LCD calendar clock source
<whqx> 在 2025-06-09 上传 | 大小：782kb | 下载：0

[VHDL编程] VHDL.2008.Just.the.New.Stuff

说明：A new book on new vhdl standard "VHDL-2008" by peter ashenden
<kajal> 在 2025-06-09 上传 | 大小：782kb | 下载：0

[VHDL编程] stse2

说明：Project of tests of FPGA with simulator using ISCAS
<faria> 在 2025-06-09 上传 | 大小：781kb | 下载：0

[VHDL编程] MAXPPLUS-II

说明：这是一个有关使用MAX+PLUS II原理图输入设计方法进行FPGA设计的教程，便于快速入门。-This is about using the MAX+ PLUS II schematic design methodology for FPGA design tutorials, easy Quick Start.
<王红卫> 在 2025-06-09 上传 | 大小：781kb | 下载：0

[VHDL编程] sincos

说明：用verilog实现sin和cos的计算-verilog sin cos
<周慧> 在 2025-06-09 上传 | 大小：781kb | 下载：0

[VHDL编程] timer

说明：用verilog 实现时钟的功能，并在DE2开发板上调试-Clock with verilog and debug on the DE2 board
<fisher> 在 2025-06-09 上传 | 大小：781kb | 下载：0

[VHDL编程] clock_counter

说明：数字时钟，可以调时，整点可以鸣叫，功能齐全，代码简洁。-Digital clock, you can tune the whole point of call and full-featured, simple code.
<fireflying1> 在 2025-06-09 上传 | 大小：781kb | 下载：0

[VHDL编程] uart

说明：以电原理图为顶层， 设计一个异步通信接收器，波特率为19200，接收的数据为学号，并在开发板上用数码管显示。-Electrical Schematic diagram for the top layer, design an asynchronous communication receivers,the baud rate is 19200, the received data is the student numbers,display it using the digital tube.
<YK97> 在 2025-06-09 上传 | 大小：781kb | 下载：0

[VHDL编程] ADS8325

说明：ADS8253，8位串行高速AD转换芯片的FPGA驱动程序，verilog语言版本-ADS8253, 8-bit serial high-speed AD converter chip FPGA driver, verilog language version
<毛昱枫> 在 2025-06-09 上传 | 大小：781kb | 下载：0

[VHDL编程] VmodCAM_Ref_VGA-Demo_13

说明：VmodCam sample, only works with ISE13
<angel21> 在 2025-06-09 上传 | 大小：782kb | 下载：0

[VHDL编程] 1

说明：进阶实验_01_秒表：数字秒表，按键+数码管-Advanced experimental _01_ stopwatch: digital stopwatch, digital keys+
<李强> 在 2025-06-09 上传 | 大小：781kb | 下载：0