[VHDL编程] ata.tar

说明：硬盘接口的硬件实现，VHDL和Verilog是吸纳的，带有文档！-Hard disk interface hardware implementation, VHDL and Verilog is absorbed with documentation!
<刘志刚> 在 2025-12-25 上传 | 大小：813kb | 下载：0

[VHDL编程] 2ddct

说明：这是一款比较好的关于可编程逻辑器件的状态机源代码-This is a good comparison about programmable logic device of the state machine source code
<jyb> 在 2025-12-25 上传 | 大小：814kb | 下载：0

[VHDL编程] ps2_keyboard

说明：FPGA PS2键盘驱动设计，使用软件QuartusII6.0 verilog-FPGA PS2 keyboard-driven design, the use of software QuartusII6.0 verilog
<张一> 在 2025-12-25 上传 | 大小：813kb | 下载：0

[VHDL编程] 8bitRISCCPU

说明：该文件是8位CPU设计硬件描述语言，对于初学者来说可以作为参考-The file is 8-bit CPU design hardware descr iption language can be used as reference for beginners
<xiaoma> 在 2025-12-25 上传 | 大小：814kb | 下载：0

[VHDL编程] digital_comparator1

说明：vhdl code for comparator
<anshu> 在 2025-12-25 上传 | 大小：813kb | 下载：0

[VHDL编程] CaculatorBasedonVHDL

说明：用VHDL编写的计算器，供下载到学习板上使用，芯片型号请在工程中查看。可以实现加减与或比较-Written by VHDL calculator, available for download to learn to use the board, the chip model in the project view. Comparison of addition and subtraction can be achieved with or
<陈慕繁> 在 2025-12-25 上传 | 大小：814kb | 下载：0

[VHDL编程] muart

说明：mini_uart- transmitter, receiver and a baud.
<Daniel> 在 2025-12-25 上传 | 大小：813kb | 下载：0

[VHDL编程] xyj

说明：洗衣机系统，二极管十进制显示倒数时间，流程，注水，洗衣，排水-Washing system, the diode decimal display the countdown time, process, water, laundry, drainage, etc.
<辛晓霞> 在 2025-12-25 上传 | 大小：814kb | 下载：0

[VHDL编程] pspice

说明：学习，通过学习噪声等让整个系统工作的更为稳定-for learn
<yuhongxu> 在 2025-12-25 上传 | 大小：814kb | 下载：0

[VHDL编程] 4-bit-adders

说明：four bit adders vhdl code
<Prathibha Gopinath> 在 2025-12-25 上传 | 大小：814kb | 下载：0

[VHDL编程] qiangdaqi

说明：基本功能： 1. 八路抢答器，同时供8个选手参赛，编号分别为1到8。每位选手用一个答题按钮和LED灯，选手按下时其灯亮。 2. 给主持人一个控制开关，实现系统的复位、抢答开始和分数清零。 3. 具有数据锁存和显示功能。抢答开始后，如果有选手按下了抢答按钮，其编号立即锁存并显示在LCD液晶显示屏上。此外，禁止其他选手再次抢答。选手的编号一直会保存，直到主持人清除。 -Basic features: 1. Eight Responder, while for eight contes
<范鹏> 在 2025-12-25 上传 | 大小：812kb | 下载：0

[VHDL编程] qnr_verilog

说明：量化取整QNR内部主要包括一个divider模块及产生数据输出有效和循环结果到最近整数的电路，包含仿真结果图。-Rounding quantization internal QNR includes a divider module and generates data output valid and circulating the results to the nearest integer circuit, including the simulation results shown in
<荣志强> 在 2025-12-25 上传 | 大小：813kb | 下载：0