资源列表
[VHDL编程] decoder
说明:VHDL decoder. For converting binary to seven segment,<Kristinn81> 在 2025-06-07 上传 | 大小:831kb | 下载:0
[VHDL编程] I2C_vhdl
说明: IMPORTANT NOTE: This design uses the I2C SCL signal as a clock. This requires that the SCL signal have clean, fast edges on both the rising and falling edges of this signal. Slow rise and fall times on this signal can show noise effects whic<vijendra pal> 在 2025-06-07 上传 | 大小:830kb | 下载:0
[VHDL编程] carry-lookahead-adder
说明:ddr 2 model by jaswant singh<jaswant singh> 在 2025-06-07 上传 | 大小:830kb | 下载:0
[VHDL编程] equalfreq
说明:采用verilog语言实现的等精度频率测量,在FPGA仿真通过-design of Equal precision frequency measurement with verilog HDL in FPGA<changliang> 在 2025-06-07 上传 | 大小:830kb | 下载:0
[VHDL编程] slave-0.4_VHDL
说明:i2c slave总线端*换 的设计与实现-i2c slave design<williomwong> 在 2025-06-07 上传 | 大小:830kb | 下载:0
[VHDL编程] the-design-of-states-machine
说明:状态的设计教程,主要介绍了复杂时序电路的设计方式!-the design of states machine<weihaibo> 在 2025-06-07 上传 | 大小:831kb | 下载:1
[VHDL编程] fpga_sw_led
说明:本文件使用FPGA模拟拨码开关,当拨码开关置0或1时,led灯也对应点亮-This file uses the FPGA analog DIP switches, when the DIP switch is set to 0 or 1, led lights lit correspondence<> 在 2025-06-07 上传 | 大小:830kb | 下载:0