[VHDL编程] canbus开发

说明：can 总线开发源码，可参考
<sunrisewu> 在 2011-12-24 上传 | 大小：842.29kb | 下载：0

[VHDL编程] ModelSimSEfangzhen

说明：modesim的时序仿真和功能仿真!从简单的开始,一步一步的教大家怎么用!-modesim timing simulation and functional simulation! from simple to start, step by step and teach everyone how to use them!
<段正伟> 在 2025-06-17 上传 | 大小：843kb | 下载：0

[VHDL编程] 14-Gops_programmable_motion_estimator_for_H.26X_vi

说明：FPGA实现运动估计的经典论文，提供了一个16_PE结构的高效全搜索运动估计算法-FPGA realization of motion estimation of the classic papers, provides a highly efficient structure 16_PE full search motion estimation algorithm
<chen> 在 2025-06-17 上传 | 大小：843kb | 下载：0

[VHDL编程] 61EDA_D825

说明：该设计针对SMB总线进行的控制操作，包括控制，接口及仿真文件-THIS DESIGN IS PROVIDED TO YOU “AS IS”. XILINX MAKES AND YOU RECEIVE NO WARRANTIES OR CONDITIONS, EXPRESS, IMPLIED, STATUTORY OR OTHERWISE, AND XILINX SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, N
<qin> 在 2025-06-17 上传 | 大小：844kb | 下载：0

[VHDL编程] canbus

说明：CAN总线的FPGA实现，用Verilog编写，代码完整，而且有很完善的测试代码，用ISE直接打开，学习FPGA进阶的好项目-CAN Bus FPGA, written with Verilog, code integrity, but also very good test code, using ISE directly open, a good project to learn advanced FPGA
<张小琛> 在 2025-06-17 上传 | 大小：843kb | 下载：0

[VHDL编程] canbus

说明：实现CAN总线的通信，并通过测试验证，用verilog在FPGA上实现-CAN bus communication, and tested to verify that, in the FPGA using verilog
<李娜> 在 2025-06-17 上传 | 大小：843kb | 下载：0

[VHDL编程] elevator

说明：电梯fpga程序，好用毕设程序，保管用 电梯fpga程序，好用毕设程序，保管用-The elevator fpga program, you use a program, keeping with
<权利红> 在 2025-06-17 上传 | 大小：843kb | 下载：0

[VHDL编程] SMBus

说明：快速傅里叶反变换的verilog源码程序，512点，适用于Quartus2开发环境。-Inverse fast Fourier transform Verilog source programs, 512, for development environment Quartus2.
<kidd> 在 2025-06-17 上传 | 大小：843kb | 下载：0

[VHDL编程] 11_lcd1602

说明：本程序是用verilog 状态机编写的lcd1602的驱动程序，可以直接调用-The program is written in verilog lcd1602 state machine driver, you can directly call
<zhangkui> 在 2025-06-17 上传 | 大小：843kb | 下载：0

[VHDL编程] mb

说明：xilinx公司Microblaze核源文件，版本v7_10_a，语言VHDL，用于FPGA开发和DC综合-xilinx company Microblaze nuclear source file, version v7_10_a, language VHDL, and FPGA development for integrated DC
<陈礼锐> 在 2025-06-17 上传 | 大小：842kb | 下载：0

[VHDL编程] shuzipaobiao_all

说明：VErilog源码，数字跑表数码管显示，按键控制-VErilog source, digital stopwatch digital display, control buttons
<June> 在 2025-06-17 上传 | 大小：843kb | 下载：1

[VHDL编程] Part3

说明：This program is developed for altera DE2 board. It consist of a real time clock with time set and reset.
<nisal senarathne> 在 2025-06-17 上传 | 大小：842kb | 下载：0