[VHDL编程] dianzizhong

说明：(1) 设置复位功能 　　 (2) 设置启/停功能 　　 (3) 计时精度大于0.01s 　　 (4) 最长计时时间为24h （5）闹钟 （6）设定时间 （7）正点报时 -(1) set the reset function (2) set up Kai/stop function (3) is greater than the accuracy time 0.01s (4) the longest time to time 24h (5
<孙国栋> 在 2025-06-09 上传 | 大小：1mb | 下载：0

[VHDL编程] DE2_70_CAMERA_V1.0.3

说明：terasic 5mp camera also quartus 9.1 support
<bilginr> 在 2025-06-09 上传 | 大小：1mb | 下载：0

[VHDL编程] Synopsys_Graphical_Environment_User_Guide

说明：Synopsis软件图形界面操作指南，对FPGA/ASIC初学者很有用！-Synopsis software GUI operation guide for the FPGA/ASIC is useful for beginners!
<HY> 在 2025-06-09 上传 | 大小：1mb | 下载：0

[VHDL编程] Senior-Advanced-FPGA-design

说明：FPGA设计高级进阶，讲述了流水线，乒乓操作，异步时钟域处理，状态机等内容-Senior Advanced FPGA design, about the line, ping-pong operation, asynchronous clock domain processing, state machine, etc.
<赵计勇> 在 2025-06-09 上传 | 大小：1mb | 下载：1

[VHDL编程] E2PROM-based-SPI-bus-protocol

说明：基于串行E2PROM-S25C0x0A的SPI总线协议，中文版的-Serial E2PROM-S25C0x0A based on the SPI bus protocol, the Chinese version of
<Rayu> 在 2025-06-09 上传 | 大小：1mb | 下载：0

[VHDL编程] DDS-design-based-on-verilog

说明：用verilog语言设计DDS数字频率合成器-DDS design based on verilog
<zhxuqin> 在 2025-06-09 上传 | 大小：1mb | 下载：0

[VHDL编程] fpga-design-advanced-pace

说明：FPGA 高级设计进阶，很好的FPGA学习资料-FPGA DESIGN ADVANCED PACE, VERY GOOD FPGA STUDY DATUM
<xyf> 在 2025-06-09 上传 | 大小：1mb | 下载：0

[VHDL编程] Waveform-generator(DAC902)

说明：信号发生器可1Hz - 10MHz 可调频调幅产生ASKPSK-Waveform generator(DAC902)
<丁文东> 在 2025-06-09 上传 | 大小：1mb | 下载：0

[VHDL编程] qpskdds

说明：pci功能卡上设计一个直接数字频率合成(DDS，Direct Digital Synthesis)，DDS是一种新型的频率合成技术。DDS 技术是一种把一系列数字形式的信号通过DAC 转换成模拟信号的合成技术。-pci card design features a direct digital frequency synthesis (DDS, Direct Digital Synthesis), DDS is a novel frequency synthesis. DDS technolog
<lvhenan> 在 2025-06-09 上传 | 大小：1mb | 下载：0

[VHDL编程] fpga_dds

说明：设计一个直接数字频率合成(DDS，Direct Digital Synthesis)，DDS是一种新型的频率合成技术。DDS 技术是一种把一系列数字形式的信号通过DAC 转换成模拟信号的合成技术。-Design a direct digital frequency synthesis (DDS, Direct Digital Synthesis), DDS is a kind of new type of frequency synthesis technologies. DDS technol
<KCHEN> 在 2025-06-09 上传 | 大小：1mb | 下载：0

[VHDL编程] FPGA-PWM-Quartus

说明：一种基于FPGA产生PWM波的Quartus程序。 包含15分频器、地址译码器、带死区的PWM发生器、计数实现的三角波发生器。-An FPGA-based PWM wave generated Quartus program. Contains 15 dividers, address decoders, PWM generator with dead counted achieve triangular wave generator.
<叶东林> 在 2025-06-09 上传 | 大小：1mb | 下载：0

[VHDL编程] verilog_key_music

说明：系统时钟50 MHZ 按键输入 蜂鸣器输出-The system clock is 50 MHz Press to enter Buzzer output
<lmfcg> 在 2025-06-09 上传 | 大小：1mb | 下载：0