[VHDL编程] extension_pack_latest.tar

说明：This project contains files you can use to expand upon the basic IEEE packages you normally use for creating testbenches and RTL code.
<mahmoud> 在 2025-06-10 上传 | 大小：1.02mb | 下载：0

[VHDL编程] edacounter

说明：用VHDL语言编写的计数器，在板子上运行成功，可以循环计数，加减计数，先置数后计数等-Counter with the VHDL language, in the board to run successfully, you can cycle counting, addition and subtraction counting, numbers, counting the first home
<fana> 在 2025-06-10 上传 | 大小：1.02mb | 下载：0

[VHDL编程] ddrct_gen_o4_1_008_1

说明：有关ddr设计的控制问题，ddrct_gen_o4_1_008_1.zip 非常有用
<董星> 在 2025-06-10 上传 | 大小：1.02mb | 下载：0

[VHDL编程] MB_Labs

说明：example VHDL for spartan e3
<Hang> 在 2025-06-10 上传 | 大小：1.02mb | 下载：0

[VHDL编程] MUXplus2

说明：Max+plusⅡ是Altera公司提供的FPGA/CPLD开发集成环境，Max+plusⅡ界面友好，使用便捷，被誉为业界最易用易学的EDA软件。本资源分七节内容详细的讲解了MUX+PLUSⅡ软件的操作及应用。-Altera Max+ plus Ⅱ is provided by FPGA/CPLD development integration environment, Max+ plus Ⅱ friendly interface and easy to use, known as the ED
<vanrry> 在 2025-06-10 上传 | 大小：1.02mb | 下载：0

[VHDL编程] ADS805FPGAchengxu

说明：用FPGA来实现对ADS805的采用控制，内部含有DDS程序-ADS805 with FPGA to achieve the adoption of control, internal procedures with DDS
<> 在 2025-06-10 上传 | 大小：1.02mb | 下载：0

[VHDL编程] EDA-shuzizhong

说明：用EDA软件实现数字时钟的设计，提供详细的代码-Using EDA software to realize the digital clock design, with detailed code
<张静泉> 在 2025-06-10 上传 | 大小：1.02mb | 下载：0

[VHDL编程] pspice

说明：pspice软件教程，比较全面是电子仿真的最好选择-pspice software features introduced in more detail the contents of
<jack> 在 2025-06-10 上传 | 大小：1.02mb | 下载：0

[VHDL编程] Advanced-Digital-Design-with-the-Verilog-HDL-CODE.

说明：《Verilog HDL高级数字系统设计》（Michael D. Ciletti著） Verilog HDL源代码-" Verilog HDL Advanced Digital System Design" (Michael D. Ciletti a) Verilog HDL source code
<曹氏> 在 2025-06-10 上传 | 大小：1.02mb | 下载：0

[VHDL编程] extension_pack_latest.tar

说明：This project contains files you can use to expand upon the basic IEEE packages you normally use for creating testbenches and RTL code. Automatic count stop/start value generation functions. You enter a time duration and clock frequency and the v
<Louis> 在 2025-06-10 上传 | 大小：1.02mb | 下载：0

[VHDL编程] CoG

说明：Semi-functional FSM and ROM for Xilinx CPLD to drive ST7565R based off Digikey example
<Mac> 在 2025-06-10 上传 | 大小：1.02mb | 下载：1

[VHDL编程] shizhong

说明：在Quartus II 环境下利用Verilog语言编写的时钟程序，包含模块化器件和仿真波形-In the Quartus II environment, use Verilog language clock procedures, including modular devices and simulation waveforms
<daijunyu> 在 2025-06-10 上传 | 大小：1.02mb | 下载：0