[VHDL编程] dds

说明：dds算法的fpga实现 altera 根据不同设置，输出不同频率的信号源-dds algorithm to achieve fpga set according to different altera, the output of the signal source at different frequencies
<liulei> 在 2025-06-10 上传 | 大小：1.04mb | 下载：0

[VHDL编程] cossin

说明：数字信号源，输出不同频率，相位的正余弦信号，-Digital signal source, the output of different frequency, phase is the cosine signal,
<liulei> 在 2025-06-10 上传 | 大小：1.04mb | 下载：0

[VHDL编程] fulladder

说明：Simple four bit full adder using concatenation in VHDL.
<Aaqib> 在 2025-06-10 上传 | 大小：1.04mb | 下载：0

[VHDL编程] DDS_100325(13)_success

说明：QUARTUS II环境下VHDL语言编写DDS程序，双数字信号输出，一为正弦波幅值输出，一正弦波差值信号。时钟2^21HZ，带24bits频率控制字。-QUARTUS II environment, VHDL language DDS program, two digital signal output, an amplitude for the sine wave output, a sine wave difference signal. Clock 2 ^ 21HZ, with 24bi
<骆东君> 在 2025-06-10 上传 | 大小：1.04mb | 下载：0

[VHDL编程] verilogPPT

说明：verilog基本语法，便于查询和使用，是学习verilog不可或缺的语法书，便于记忆，使用方便-verilog basic syntax, ease of access to and use is essential to learn verilog grammar book, easy to remember, easy to use
<厉恩鹏> 在 2025-06-10 上传 | 大小：1.04mb | 下载：0

[VHDL编程] Design-Space-Exploration-of-Hard-Decision-Viterbi

说明：Space Exploration of Hard-Decision Viterbi Decoding: Algorithm and VLSI Implementation
<saravanan> 在 2025-06-10 上传 | 大小：1.04mb | 下载：0

[VHDL编程] mulbinarytree

说明：16位二叉树乘法器（阵列乘法器），VHDL实现-16-bit binary tree multiplier (array multiplier), VHDL realization
<jiajunxian> 在 2025-06-10 上传 | 大小：1.04mb | 下载：1

[VHDL编程] SPCQF

说明：8路抢答器的设计，程序采用verilogHDL语言编写-8-way Responder design, the program uses language verilogHDL
<丛梦龙> 在 2025-06-10 上传 | 大小：1.04mb | 下载：0

[VHDL编程] _4to2

说明：基于verilog编写的4线2线编码器，在板子上直接运行，相应引脚自己配置-Verilog prepared based 2-wire 4-wire encoders, running directly on the board, the corresponding pin their allocation
<maxruan> 在 2025-06-10 上传 | 大小：1.04mb | 下载：0

[VHDL编程] sdr_sdram_epm570

说明：CPLD芯片EPM570对SDRAM的读写操作，通过串口显示。-SDRAM write and read test based on CPLD chip-- EPM570.
<黄成林> 在 2025-06-10 上传 | 大小：1.04mb | 下载：0

[VHDL编程] cic_cz

说明： 在altera平台用verilog硬件描述语言实现cic插值滤波，在modelsim软件中仿真通过，包含完整的工程代码，可以直接下载到FPGA中运行-In the Altera platform using Verilog hardware descr iption language CIC interpolation filter, through the simulation in Modelsim software, including the complete project co
<汪少锋> 在 2025-06-10 上传 | 大小：1.04mb | 下载：0

[VHDL编程] 08_1_hdmi_output_test

说明：HDMI输出彩条测试程序，在赛灵思平台有过验证，可以显示1920×1080分辨率30帧得图像(HDMI output color bar test program verified on Xilinx platform)
<李智博> 在 2021-01-10 上传 | 大小：1.04mb | 下载：0