[VHDL编程] uart

说明：用Verilog实现的串口异步通信，适用于RS232-Using Verilog realization of serial asynchronous communication, applied to RS232
<王权> 在 2025-06-09 上传 | 大小：1.07mb | 下载：0

[VHDL编程] S8_VGA

说明：VGA显示接口的verilog控制程序。用于VGA显示器的控制驱动-VGA display interface Verilog control procedures. Control for VGA display driver
<zl.yin> 在 2025-06-09 上传 | 大小：1.08mb | 下载：0

[VHDL编程] Verilog_VGA

说明：程序实现的功能是在VGA显示器上显示彩色条纹，共8种颜色，可以使用嵌入式逻辑分析仪观测信号。-Procedures for the realization of the function is displayed on the monitor in the VGA color stripes, a total of eight kinds of colors, you can use the embedded logic analyzer signal observation.
<chalin tong> 在 2025-06-09 上传 | 大小：1.08mb | 下载：0

[VHDL编程] pingball

说明：这是一个带声音的弹球小游戏，通过VGA口显示，通过扩展口JA的 pin4和 pin GND输出声音， BTN3 BTN2 控制挡板左右移动，弹球和挡板都自带动画效果-This is a band sound pinball game, through the VGA port shows that through the expansion of the mouth of the JA and pin4 output pin GND voice, BTN3 BTN2 control baffle
<瑞> 在 2025-06-09 上传 | 大小：1.07mb | 下载：0

[VHDL编程] all_ram_20081116.tar

说明：vhdl cod for ram.For sp3e
<Fl0rin> 在 2025-06-09 上传 | 大小：1.07mb | 下载：0

[VHDL编程] reedsolomon

说明：reed solomon encoder synthesis and simulation is done using verilog and working fine
<priya> 在 2025-06-09 上传 | 大小：1.07mb | 下载：0

[VHDL编程] 01.codac-code

说明：here i attached the code and document of project(IEEE) "Efficient On-Chip Crosstalk Avoidance CODEC Design"
<hari> 在 2025-06-09 上传 | 大小：1.07mb | 下载：0

[VHDL编程] dianziqin

说明：详细列举了电子琴的功能和作用，通过VHDL软件设计的方法方真出其结果，对于提高VHDL有很大的帮助-Keyboards list in detail the functions of the software design, the method by VHDL true out its results, party for improving VHDL has very great help
<卧虎> 在 2025-06-09 上传 | 大小：1.07mb | 下载：0

[VHDL编程] lcd12864_test

说明：基于quartus nios的LCD显示-The LCD display on quartus nios
<许地> 在 2025-06-09 上传 | 大小：1.07mb | 下载：0

[VHDL编程] pingball

说明：Basys开发板上实现的乒乓球游戏代码 很有价值呀！！！运行成功经过测试的-Basys development board table tennis game code to achieve great value it! ! ! After a successful test run
<> 在 2025-06-09 上传 | 大小：1.07mb | 下载：0

[VHDL编程] DM9000-debug

说明：DM9000调试教程，对DM9000的调试有一定帮助。-DM9000 debugging tutorial for DM9000 debug some help.
<孙大海> 在 2025-06-09 上传 | 大小：1.07mb | 下载：0

[VHDL编程] div_3

说明：采用Verilog语言对时钟进行3分频，满足系统多时钟频率的要求(3 frequency division of clock in Verilog language to meet the requirement of multi clock frequency of the system)
<天威浩荡> 在 2025-06-09 上传 | 大小：1.07mb | 下载：0