[VHDL编程] ModelSim

说明：ModelSim下用SystemC做设计验证方法与示例-ModelSim using SystemC to do design verification methods and sample
<邹积银> 在 2025-06-09 上传 | 大小：1.09mb | 下载：0

[VHDL编程] QutartusII_compatibility

说明：关于Qutartus II 器件垂直移植（兼容设计）方法-Qutartus II devices on the vertical transfer (compatible design) method
<甘福连> 在 2025-06-09 上传 | 大小：1.09mb | 下载：0

[VHDL编程] xapp944_source

说明：主要用来实现FPGA控制nand flash存储器的读写控制，是公司网站提供-FPGA is mainly used to achieve control of read and write nand flash memory control, is the company website
<lijin> 在 2025-06-09 上传 | 大小：1.09mb | 下载：0

[VHDL编程] ModelSim-code

说明：用modelsim以及systemC发在一些小例子和使用心得-Made with modelsim and systemC use in some small examples and experiences
<王天> 在 2025-06-09 上传 | 大小：1.09mb | 下载：0

[VHDL编程] mulhoulai

说明：这是一个乘法器的Verilog实现，这是仿真AMR处理器核中的乘法器开发的。挺不错的。-It is a multiplier using the Verilog.
<jingke> 在 2025-06-09 上传 | 大小：1.09mb | 下载：0

[VHDL编程] ieee1588_megacore_fpga_ip

说明：Ieee1588 ip core(ixat)
<Denis> 在 2025-06-09 上传 | 大小：1.09mb | 下载：0

[VHDL编程] reed_solomon_codec_generator.tar

说明：reed solomon encoder verilog code.-reed solomon encoder verilog code.
<tmanev> 在 2025-06-09 上传 | 大小：1.09mb | 下载：0

[VHDL编程] QIANGDA

说明：基于FPGA的抢答器，verilog HDL 源码-FPGA-based Responder, verilog HDL source
<> 在 2025-06-09 上传 | 大小：1.09mb | 下载：0

[VHDL编程] S1_38yima

说明：EP1C6，38译码器的简单代码，已编译通过-EP1C6 38 decoder simple code, compiled by
<刘鹏> 在 2025-06-09 上传 | 大小：1.09mb | 下载：0

[VHDL编程] Crack_QII_13

说明：Quartus II 13.0 lisence crack-Quartus II 13.0 lisence crack
<M> 在 2025-06-09 上传 | 大小：1.09mb | 下载：0

[VHDL编程] ADD

说明：含异步清零和同步时钟使能的4位加法计数器的设计-Synchronization with asynchronous clear and clock enable the addition of four counter design
<张琳> 在 2025-06-09 上传 | 大小：1.09mb | 下载：0

[VHDL编程] PEX8311_test

说明：PEX 8311 OK PCI e cycloneIII altera quartus FPGA CPLD
<寒雪亮> 在 2025-06-09 上传 | 大小：1.09mb | 下载：1