[VHDL编程] shuzitongxinxitongjianmo04

说明：基于CPLD_FPGA的数字通信系统建模与设计，本学习资料共分为4个部分，此为第四部分，供对数字通信系统建模和设计有兴趣的朋友学习参考。-CPLD_FPGA based on the digital communication system modeling and design, the learning materials is divided into four parts, this is the fourth part of the digital communication syst
<wangjianan> 在 2025-06-15 上传 | 大小：1.58mb | 下载：0

[VHDL编程] 9956EABFd01

说明：Spartan-3 FPGA Starter Kit Board
<ocunha> 在 2025-06-15 上传 | 大小：1.59mb | 下载：0

[VHDL编程] Uart_Base_Unit_Nexys2_500

说明：UART base unit using Nexis2_500 developement board
<Valentina> 在 2025-06-15 上传 | 大小：1.59mb | 下载：0

[VHDL编程] fpga

说明：TS流接收机上用的FPGA代码主要是把并行的TS流转成串行的ASI借口-TS stream FPGA code on the receiver is mainly used to flow into parallel serial ASI TS excuse
<LIUSHIJUN> 在 2025-06-15 上传 | 大小：1.58mb | 下载：0

[VHDL编程] SDRAM_ipcore_

说明：Altera SDRAM ip核详解-Altera SDRAM ip nuclear Detailed
<fangyuanyong> 在 2025-06-15 上传 | 大小：1.59mb | 下载：0

[VHDL编程] dds

说明：xilinx公司的ddsip核的规格和使用说明，能实现大多数波形的产生。-dds ip core of xilinx company.
<lucun> 在 2025-06-15 上传 | 大小：1.59mb | 下载：0

[VHDL编程] quartus-clock.RAR

说明：设计FPGA电路以模拟多功能电子表的工作过程，功能如下：（1 ）数字钟，要求从00：00 ：00点计到23 ：59：59 （2）数字跑表（3 ）调整时间 (4)闹钟设置，可以设置2个闹钟，闹钟时间到了后会提醒，提醒时间持续20 秒，如果此时按A键，则该闹钟解除提醒，如果按住B键，闹钟暂停提醒。但是3 分钟后重复提醒一次。如果闹钟响时没有按键，则响完20秒之后暂停，然后同样3 分钟后重新提醒一次。（5 ）日期设置。可以设置当前的日期， 比如2012年08月20 日。-Design FPGA c
<章梓音> 在 2025-06-15 上传 | 大小：1.59mb | 下载：0

[VHDL编程] led-12864-VHDL

说明：使用VHDL编写led12864，整个项目文件，可直接使用 -Prepared to use VHDL led12864, the entire project file, and can be used directly
<苏旸> 在 2025-06-15 上传 | 大小：1.59mb | 下载：0

[VHDL编程] vgachar

说明：在FPGA内部产生一个有字符的视频，并通过VGA显示到显示屏。-Within the FPGA to generate a character video and VGA display to display.
<mingzhanghui> 在 2025-06-15 上传 | 大小：1.59mb | 下载：0

[VHDL编程] vgachar

说明：在FPGA内部产生一个有字符的视频，并通过VGA显示到显示屏。-Within the FPGA to generate a character video and VGA display to display.
<mingzhanghui> 在 2025-06-15 上传 | 大小：1.59mb | 下载：0

[VHDL编程] LED_test

说明：QuartusII下面的一个简易LED控制程序，新手可以参考一下-QuartusII following a simple LED control program, and newcomers can reference
<董俊鹏> 在 2025-06-15 上传 | 大小：1.59mb | 下载：0

[VHDL编程] chengfaqi

说明：基于fpga的乘法器设计 已经验证请放心下载-Fpga-based multiplier design has been verified, please rest assured download
<h> 在 2025-06-15 上传 | 大小：1.59mb | 下载：0