[VHDL编程] VHDLprogram

说明：含有各类寄存器，AD和DA转换器，各种算法，有限状态机，还些许组合逻辑电路设计代码-Containing various types of registers, AD and DA converters, a variety of algorithms, finite state machine, but also some combinational logic circuit design code
<zhouwenbin> 在 2025-06-14 上传 | 大小：1.72mb | 下载：0

[VHDL编程] myself3

说明：FPGA 接一个高速AD。。在模拟示波器上实现逻辑分析仪的功能-FPGA logic
<cxl> 在 2025-06-14 上传 | 大小：1.72mb | 下载：0

[VHDL编程] light_ysd

说明：在quartusII下开发的流水灯的verilog程序，同时程序里还有分频的程序，方便大家的学习-Developed under the water in the quartusII light verilog program, and the program divided the program in there, we facilitate the learning
<叶开> 在 2025-06-14 上传 | 大小：1.73mb | 下载：0

[VHDL编程] VHDL-honeybee

说明：一篇关于如何用FPGA做小蜜蜂游戏的论文,有源代码.- an article on how to do the game of honeyBee with source code.
<tony.wang> 在 2025-06-14 上传 | 大小：1.73mb | 下载：0

[VHDL编程] traffic-light

说明：使用VHDL编写的交通灯控制代码，可以用于课程设计或者毕业设计使用，已经经过调试运行正确-Using the VHDL code written in traffic light control, can be used for graduate design course design or use, has been commissioning the right
<王战雷> 在 2025-06-14 上传 | 大小：1.72mb | 下载：0

[VHDL编程] NIOS_UCOS

说明：基于Altera 公司 EP2C8Q208 FPGA的ucos程序-ucos based on EP2C8Q208 FPGA
<李星河> 在 2025-06-14 上传 | 大小：1.73mb | 下载：0

[VHDL编程] 1-1

说明：基于altera de2 development an education board板的 例程1-1-altera de2
<cyp> 在 2025-06-14 上传 | 大小：1.72mb | 下载：0

[VHDL编程] jiaotongdeng

说明：交通信号灯自动控制器,能下载到FPGA开发板，自动交通灯控制程序，由VHDL编写，环境为QUTUS2-Traffic signal controller, can be downloaded to the FPGA development board, automatic traffic light control procedures, written by VHDL environment QUTUS2
<dengnana> 在 2025-06-14 上传 | 大小：1.72mb | 下载：0

[VHDL编程] DDR2_VERILOG

说明：基于FPGA的DDR2_SDRAM的实现Verilog代码，比较实用，经过仿真验证。-Based on the FPGA implementation of DDR2_SDRAM Verilog code, more practical, proven by simulation.
<王虎> 在 2025-06-14 上传 | 大小：1.73mb | 下载：0

[VHDL编程] AD0804

说明：FPGA之ADC0804实验（1）程序是用ADC0804显示00-ff（2）将其转换成0-255；（3）将其转换成0-5.0V； （4）如果输入电压大于2.5V，设定报警灯亮。此程序基于Quartus的编程环境，采用Veilog语言编写。-ADC0804 FPGA experiment (1) program is to use ADC0804 00-FF (2) will be converted into 0-255 (3) will be converted into 0-5.0V (
<丁明凯> 在 2025-06-14 上传 | 大小：1.73mb | 下载：0

[VHDL编程] UART-Altera

说明：使用Atera FPGA CycloneII 实现串口通信，遵循RS232协议。FPGA上的模块实现了数据的接收，取补码和发送。(Achieve serial communication with FPGA, following the protocol of RS232.)
<swy0721 > 在 2025-06-14 上传 | 大小：1.73mb | 下载：0

[VHDL编程] seq

说明：vhdl sequential logic
<abdallahreda > 在 2025-06-14 上传 | 大小：1.73mb | 下载：0