[VHDL编程] rs232_vhd

说明：此RS232通信协议用VHDL语言实现，基于Altium Designer公司的Protel DXP开发平台。本人是基于Nanaboard开发板编写的程序，其他用户只需要对配置文件进行修改即可用于其他电路板。-RS232 communication protocol with the VHDL language, based on the Altium Designer
<yato_logo> 在 2025-12-20 上传 | 大小：2.72mb | 下载：0

[VHDL编程] dds

说明：实现dds功能，利用quartus软件， 子模块包括加法器，锁相环，date-rom 利用原图将各模块综合，利用ps2键盘控制频率及相位。-Dds realize functions, using Quartus software, sub-modules including the adder, phase-locked loop, date-rom image to the module using integrated, using ps2 keyboard to control
<lijingfeng> 在 2025-12-20 上传 | 大小：2.72mb | 下载：0

[VHDL编程] System_Verilog_training

说明：montor的system verilog培训教程-system verilog training material from mentor
<huangluyang> 在 2025-12-20 上传 | 大小：2.72mb | 下载：0

[VHDL编程] signal_generation

说明：信号发生模块 开发环境：keilC51 Quartus7.2-Signal Generation Module Development Environment: keilC51 Quartus7.2
<ch> 在 2025-12-20 上传 | 大小：2.72mb | 下载：0

[VHDL编程] IDETools

说明：在vss中实现定位和获取特定的版本中的数据-Data in realizing the specially appointed edition fixing position and gaining in vss
<其实> 在 2025-12-20 上传 | 大小：2.72mb | 下载：0

[VHDL编程] keyscan

说明：基于verilog的键盘扫描程序，实现4*4键盘的扫描-Verilog-based keyboard scanner, to achieve 4* 4 keyboard scanning
<allen-haha> 在 2025-12-20 上传 | 大小：2.72mb | 下载：0

[VHDL编程] sdram

说明：自己做的一个SDRAM控制器，供大家参考啊！-Own a SDRAM controller for your reference!
<李涛> 在 2025-12-20 上传 | 大小：2.72mb | 下载：0

[VHDL编程] yibuchuanxingjiekou

说明：能进行异步全双工串行通信的模块，该模块以固定的串行数据传送格式收发数据。每帧数据共10 位，其中1 位启动位，8 位数据位，1 位停止位。模块发送的数据由PC 端的串口调试助手接收，要求能发送数字和中文（一首古诗，在FPGA内采用ROM 的方式存储中文内码），并能进行切换。模块接收PC 端串口调试助手发送的16 进制数据，可按10 进制方式显示到LED 上。-Asynchronous full-duplex serial communications module can be performe
<王婷> 在 2025-12-20 上传 | 大小：2.72mb | 下载：0

[VHDL编程] FIFO

说明：FPGA TI DSP的EMIF接口的地址总线问题-FPGA FIFO
<liuky> 在 2025-12-20 上传 | 大小：2.72mb | 下载：0

[VHDL编程] memoria

说明：this file contain a simple example of a memory eeprom using vhdl
<paco> 在 2025-12-20 上传 | 大小：2.72mb | 下载：0

[VHDL编程] verilog uart v1.0

说明：基于Verilog语言写的UART模块，非常实用，可以参考，希望共同进步(Based on the Verilog language to write the UART module, very practical, you can refer to, hope to make progress together)
<骑士1234 > 在 2025-12-20 上传 | 大小：2.72mb | 下载：0

[VHDL编程] 1800.2-2017

说明：最新版 IEEE UVM standard(The newest UVM IEEE standard(2017))
<timo_liu> 在 2025-12-20 上传 | 大小：2.72mb | 下载：0