资源列表

« 1 2 ... .94 .95 .96 .97 .98 3799.00 .01 .02 .03 .04 ... 4310 »

[VHDL编程test

说明:几个VHDL实现的源程序及其代码,很实用的及各例子。给大家分享-Achieved a number of VHDL source code and the code examples and very practical. To share with you ...
<林风> 在 2025-06-22 上传 | 大小:2.88mb | 下载:0

[VHDL编程SystemVerilog_3.1a

说明:SystemVerilog_3a 语言详细手册-SystemVerilog_3a detailed manual language
<liu> 在 2025-06-22 上传 | 大小:2.88mb | 下载:0

[VHDL编程decoder_bcd7seg

说明:Basic 7-segment decoder for Verilog
<luis> 在 2025-06-22 上传 | 大小:2.89mb | 下载:0

[VHDL编程Data-Sheets

说明:samsung DDR datasheet
<dongeul> 在 2025-06-22 上传 | 大小:2.88mb | 下载:0

[VHDL编程5_lcd_ST7565P_12864

说明:液晶ST7565P_12864驱动,实现打点成图。-LCD ST7565P_12864 drive, dot mapping.
<lujianlin> 在 2025-06-22 上传 | 大小:2.88mb | 下载:0

[VHDL编程xinhaofashengqi

说明:多功能信号发生器使用说明书 1.按键部分的使用   K1表示递增锯齿波、K2表示递减锯齿波、K3表示三角波、K4表示阶梯波、K5表示方波、K6表示正弦波、A表示整数部分幅度调节(步进值1V)、A.表示小数部分幅度调节(步进值0.1V)。最后两个按键留作以后升级使用。    2.拨码开关的使用 本次设计使用的是8位的拨码开关,第8位(FC)代表调频,拨通即可调频,第7位(ZANKONG)代表调整方波的占空比,拨通即可调占空比。开关拨通即相应的CPLD输入口为高电平。-Versa
<程浩武> 在 2025-06-22 上传 | 大小:2.88mb | 下载:0

[VHDL编程16_clk_generator

说明:简单的任意分频源码,可以通过调节参量改变输出频率-Simply divide any source, the output frequency can be changed by adjusting the parameters
<libo> 在 2025-06-22 上传 | 大小:2.88mb | 下载:0

[VHDL编程FPGAs_For_Dummies_eBook.pdf

说明:Altera 家官方出品的FPGA入门资料-Altera FPGA family produced official introductory information
<wu yanqiu> 在 2025-06-22 上传 | 大小:2.88mb | 下载:0

[VHDL编程pwm

说明:一个宽度脉冲调制pwm的模板,因为是学习使用的,增加了数据输入以便在开发板的led灯中观看实验现象,输入数据越大led的亮度越大-A pulse width modulation pwm template, because it is learning to use, increasing the data input for viewing experimental phenomena in the development board led lamp, the greater the gre
<邓智浩> 在 2025-06-22 上传 | 大小:2.89mb | 下载:0

[VHDL编程dds

说明:FPGA产生dds正弦信号,基于quartus-FPGA generate dds sine signal, based on quartus
<谢松伯> 在 2025-06-22 上传 | 大小:2.89mb | 下载:0

[VHDL编程ckey_led7s

说明:使用verilog语言并用按键操作来控制数码管的显示(Use buttons to control the display of digital tubes)
<窈窕哥 > 在 2025-06-22 上传 | 大小:2.88mb | 下载:1

[VHDL编程pingjie1

说明:基于fpga的pi/4dqpsk 调制,用Verilog语言编写(Pi/4dqpsk modulation based on FPGA, written in Verilog language)
<maerzaizai > 在 2025-06-22 上传 | 大小:2.89mb | 下载:0
« 1 2 ... .94 .95 .96 .97 .98 3799.00 .01 .02 .03 .04 ... 4310 »

源码中国 www.ymcn.org