资源列表
[VHDL编程] Example-b8-2
说明:每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件,读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。-Each project examples include the project files of the project, source files, report files and generate the results files, the reader can use Quartus II or the sof<caozh> 在 2025-06-21 上传 | 大小:2.97mb | 下载:0
[VHDL编程] ethernet_tri_mode
说明:三态以太网的hdl源代码,适合FPGA工程师使用-Tri-State Ethernet hdl source code for FPGA engineers<彭涛> 在 2025-06-21 上传 | 大小:2.97mb | 下载:0
[VHDL编程] nios_dds
说明:采用Altera的NIOS内核,配合独立的累加器,实现了正弦波,三角波,锯齿波和方波的DDS产生电路,系统时钟最高可达120MHz,配合高速DAC,可产生最高约40MHz左右的波形-Using Altera' s NIOS core, with a separate accumulator, to achieve a sine wave, triangle wave, sawtooth and square wave generation circuit DDS system clock<Tomy Lee> 在 2025-06-21 上传 | 大小:2.97mb | 下载:0
[VHDL编程] VHDL-design
说明:VHDL课件,希望给想学习硬件描述语言的新手一个好用的参考资料-VHDL courseware, want to want to learn hardware descr iption language, a useful reference for beginners<刘洋> 在 2025-06-21 上传 | 大小:2.97mb | 下载:0
[VHDL编程] FPGA-design-and-debug-
说明:FPGA的设计与调试(专家技术演讲稿免费下载)-FPGA design and debug (expert technical presentations for free download)<jizhendong> 在 2025-06-21 上传 | 大小:2.97mb | 下载:0
[VHDL编程] FPGA-design-and-debug
说明:系统分析了当下的FPGA的设计和调试环节,有一定的参考价值-System analysis of current FPGA design and debug link, there is a certain reference value<张雨> 在 2025-06-21 上传 | 大小:2.97mb | 下载:0