[VHDL编程] jpeg

说明：JPEG(Joint Photographic Expert Group,联合摄影专家组)编码的数据执行解压缩的各项功能.JPEG的VHDL实现代码-JPEG (Joint Photographic Expert Group, Joint Photographic Experts Group) encoding of data to implement the various functions of decompression. JPEG realization of VHDL code
<陈> 在 2025-06-21 上传 | 大小：3.09mb | 下载：0

[VHDL编程] spartan2e_and_spartan3_xc2s300e-6pq208

说明：spartan2e 和spartan3以及spartan2e系列芯片的xc2s300e-6pq208的资料（datasheet）-spartan2e and spartan3 and spartan2e series chip xc2s300e-6pq208 data (datasheet)
<关明明> 在 2025-06-21 上传 | 大小：3.09mb | 下载：0

[VHDL编程] fpgaexperiment

说明：总共包括7个实验，SRRAM测试，按键及PIO口中断实验，定时器实验，seg7实验，sopc_led实验，FLASH少些，FPGA_led,锁相环。-Including a total of 7 experiments, SRRAM test, test buttons and PIO port interrupt, timer experiment, seg7 experiment, sopc_led experiment, FLASH less, FPGA_led, PLL.
<Air> 在 2025-06-21 上传 | 大小：3.09mb | 下载：0

[VHDL编程] filter

说明：如何利用verilog设计数字滤波器 包含低通滤波器,带通滤波器,高通滤波器.-how to design a digit filter with Verilog
<jefferson> 在 2025-06-21 上传 | 大小：3.09mb | 下载：0

[VHDL编程] verilog

说明：上海交通大学不错的verilog 教程。-Shanghai Jiaotong University, good verilog tutorial.
<徐金苟> 在 2025-06-21 上传 | 大小：3.09mb | 下载：0

[VHDL编程] qdq_ise9migration

说明： 六人抢答器是旨在模仿答题抢答过程中选手抢答，答题倒计时，主持人控制以及数字清零等步骤。原则上算作是模拟仿真类动手实验，设计难点有筛选抢中的选手，抑制有选手违规抢答，主持人控制答题以及抢答时间，强中或者答题时间到的报警时间，以及在大屏幕上显示时钟倒计时以及抢中的选手编号并且对LED灯进行复位。-Six Responder is designed to mimic the answer in the answer in the answer in the process of players,
<冯冬冬> 在 2025-06-21 上传 | 大小：3.09mb | 下载：0

[VHDL编程] IEEE_Standard_verilog_std_1364_2005

说明：And here is the latest standard for you to read and use! everything for u!
<dmy> 在 2025-06-21 上传 | 大小：3.09mb | 下载：0

[VHDL编程] nco

说明：基于FPGA的压控震荡器，可以通过震荡器来对输入信号进行有效的分频，而且是任意的分频系数都可以-FPGA-based VCO oscillator input signal, the effective frequency division and any sub-frequency coefficients can be
<zhou> 在 2025-06-21 上传 | 大小：3.09mb | 下载：0

[VHDL编程] vhd2v

说明：vhdl与verilog之间的语法区别 以及滤波器设计-grammatical distinction between vhdl and verilog filter design
<晨暹> 在 2025-06-21 上传 | 大小：3.09mb | 下载：0

[VHDL编程] FPGA--TimeQuestREV2.0

说明：FPGA那些事儿--TimeQuest静态时序分析REV2.0，这个不用多说了吧，经典之作，大家多多学习，共同进步~~这个是版本2-FPGA that thing- TimeQuest static timing analysis REV2.0, this goes without saying it, classic, everyone can learn together and progress ~ ~ This is version 2
<Tom> 在 2025-06-21 上传 | 大小：3.09mb | 下载：0

[VHDL编程] seg

说明：四位一体数码管显示，实现数码管动态显示。已经测试，很好用！-Four digital tube display, realize the dynamic display of digital tube.Already test, very good!
<吴宁> 在 2025-06-21 上传 | 大小：3.09mb | 下载：0

[VHDL编程] pro

说明：S10420背照式CCD verilog 状态机驱动代码-S10420 back-illuminated CCD verilog state machine driver code
<许明> 在 2025-06-21 上传 | 大小：3.09mb | 下载：0