[VHDL编程] DVB

说明：This for the symbol interleaver. Wire permutation and the symbol intrleaver are present here.-This is for the symbol interleaver. Wire permutation and the symbol intrleaver are present here.
<Prashanth> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] PLB_MG

说明：PLB Macrogate in VHDL
<Prashanth> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] FIFO

说明：FIFO在VHDL上的实现。没有注释，较为完善，已通过编译。-FIFO implementations in VHDL. No comment, more perfect, has compiled.
<duan> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] di4

说明：1、 用16*16点阵的发光二极管逐行扫描显示“一”字。 2、 输入为四位二进制矢量。 3、 采用行列扫描的方法，用四位二进制做行选信号（总共16列），如选中第一行，则扫描第一行之中哪些行是高电平（1），哪些行是低电平（0） 为高电平的则点亮，为低电平的不亮。 4、 注意扫描频率的设置，扫描频率足够快，才能动态扫描“一”字。 5、 程序由行扫描模块和显示模块构成。 行扫描模块输入为一个时钟信号和重置信号，输出为4位二进制（用sel表示）行选信号，用来选中行，进行扫描。 显
<吴凤妹> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] wu2

说明： 1、 用16*16点阵的发光二极管逐行扫描显示“一”字。 2、 输入为四位二进制矢量。 3、 采用行列扫描的方法，用四位二进制做行选信号（总共16列），如选中第一行，则扫描第一行之中哪些行是高电平（1），哪些行是低电平（0） 为高电平的则点亮，为低电平的不亮。 4、 注意扫描频率的设置，扫描频率足够快，才能动态扫描“一”字。 5、 程序由行扫描模块和显示模块构成。 行扫描模块输入为一个时钟信号和重置信号，输出为4位二进制（用sel表示）行选信号，用来选中行，进行扫描。
<吴凤妹> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] di3

说明：IP核和乘法运算模块分别有两个输入端口a、b和clk时钟脉冲信号及一个输出端口p，用例化语句将这两个模块合成一个乘法器后就生成了由两个输入端口a、b和clk时钟脉冲信号及两个输出端口p1、p2组成。-IP cores and multiplication module respectively, the two input ports of a, b, and clk clock signal and an output port p, these two modules with the in
<吴凤妹> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] di1

说明：计数器的设计，可以累加计数。实现计数功能，代码功能如下所示。-Count-counter design. Counting function, the function of the code is shown below.
<吴凤妹> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] DECODE_PRIORITY

说明：优先译码器verilog，8输入3输出，用verilog编写的源码-This is how to prepare encode, I think is very classic. Worth a visit
<lihui> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] chuan_to_bin

说明：串转并，信号串转成并的VHDL实现，很有用。-String transfer and signal string and convert VHDL to achieve useful.
<金浩强> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] selfRst

说明：用于产生自复位的信号，有内部校验，可以确保不会误复位，复位时间也可以人为设定。-Used to generate a self-resetting signal, internal calibration, can ensure that no mistake is reset, the reset time can also be man-made.
<陈波> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] 4-2switch

说明：四位拨妞开关作为输入，当输入值变化时将其转化成两位输出-The four DIP Niu switch as an input, when the input value changes, be converted into two output
<小妮子> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] LMS_algorithm_matlab

说明：此matlab代码介绍了LMS（leastMeansquare）的算法实现，具有很好的参考价值-LMS algorithm in adaptive algorithm using a very wide range. Reversal of the traditional the offset algorithm that using this algorithm. This matlab code program great reference significance of the adap
<brianwu> 在 2025-06-08 上传 | 大小：1kb | 下载：0