[VHDL编程] VHDL-XILINX-EXAMPLE26

说明：[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现AD
<hawd> 在 2025-12-15 上传 | 大小：3.52mb | 下载：0

[VHDL编程] Altium_Designer_FPGA

说明：基于Altium Designer 6.0的FPGA开发-Altium Designer 6.0 Based on the FPGA development
<kang> 在 2025-12-15 上传 | 大小：3.52mb | 下载：0

[VHDL编程] DE2

说明：使用 DE2板制作的多功能数字钟，含有选择功能，秒表，电子表，闹钟，用7-segment LED液晶显示，可以通过LCD看当时状态 附有仿真波形--Clk_Div,- Mode_Select,-Watch,-stop_watch,-Lcd_Module,-Total_Out source code，Simulation waveform
<赵香君> 在 2025-12-15 上传 | 大小：3.52mb | 下载：0

[VHDL编程] 1

说明：基于FPGA实现FIR数字滤波器的研究 -FPGA-based realization of FIR digital filter FPGA-based realization of FIR digital filter
<南才北往> 在 2025-12-15 上传 | 大小：3.52mb | 下载：0

[VHDL编程] sdram_control.RAR

说明：基于XILINX FPGA的SDRAM 控制器代码。VERILOG HDL代码编写-SDRAM CONTROLER
<bigchop ma> 在 2025-12-15 上传 | 大小：3.52mb | 下载：0

[VHDL编程] lab1

说明：Xilinx官方提供的六个 EDk实验中实验一的工程文件。-The official Xilinx provides six EDk experimental a project file.
<madong> 在 2025-12-15 上传 | 大小：3.52mb | 下载：0

[VHDL编程] KCPSM6_Release5_30Sept12(Virtex6)

说明：XIlinx Virtex-6 （Spartan6及7系列）的PicoBlaze的源代码（官网转载），与用于Virtex2、Spartan3的不一样！-Xilinx Virtex-6 (Spartan6-and 7 series), the PicoBlaze the source code (the official website reproduced) with for Virtex2, the Spartan3' s not!
<wangnant> 在 2025-12-15 上传 | 大小：3.52mb | 下载：0

[VHDL编程] am

说明：利用altera的cyclone FPGA芯片，实现AM调制，并使用自带的逻辑分析仪仿真成功。-The use altera cyclone FPGA chip, AM modulation, and use its own logic analyzer successful simulation
<luomeigang> 在 2025-12-15 上传 | 大小：3.52mb | 下载：0

[VHDL编程] ao486-master

说明：这是一个开源的486SX IP CORE对X86硬件感兴趣的可以参考一下，已经仿真通过了-is a op source 486 processor ip core ,study x86 cpu be refence is
<日向雏田> 在 2025-12-15 上传 | 大小：3.52mb | 下载：0

[VHDL编程] or1200.tar

说明：OpenRISC 1200 cpu with integrated patches to support ORPSOC and FuseSOC builders
<corgano> 在 2025-12-15 上传 | 大小：3.52mb | 下载：0

[VHDL编程] CD1_MT9V032C_RAW_DISPALY_TRANS

说明：MT9V032C_的FPGAnios程序，亲测能用-dfgdfg dfgdfg0.
<叶永斌> 在 2025-12-15 上传 | 大小：3.52mb | 下载：0

[VHDL编程] RR_SCH(Executable)

说明：FPGA VERILOG调度器一般包括SP、RR、WRR、WFQ等，RR调度指的是轮询调度，此种调度不带权重概念，均匀轮询进行调度。-FPGA VERILOG The scheduler typically include SP, RR, WRR, WFQ, etc., RR refers to the round robin scheduling, dispatching without the weight of such concepts, even polling scheduling.
<网窝囊> 在 2025-12-15 上传 | 大小：3.52mb | 下载：0