[VHDL编程] mmse实现

说明：mmse实现
<eason24> 在 2012-03-20 上传 | 大小：3.7mb | 下载：0

[VHDL编程] 2

说明：vhdl的源文件调试 ！！！！！！！！ flv视频-VHDL source file debugging! ! ! ! ! ! ! ! flv video
<ljc> 在 2025-06-18 上传 | 大小：3.69mb | 下载：0

[VHDL编程] curso-fpga-programacion-arreglos-compuertas

说明：cpuse to learn how to programate VHDL
<Sato> 在 2025-06-18 上传 | 大小：3.7mb | 下载：0

[VHDL编程] stratix_pci_kit-v1.0

说明：altera PCI总线接口参考设计源代码。使用PCI编译器中的mt64兆核函数实现PCI总线接口-altera PCI bus interface reference design source code. Using the PCI Compiler mt64 trillion nuclear functions for PCI bus interface
<shally> 在 2025-06-18 上传 | 大小：3.69mb | 下载：0

[VHDL编程] RTD2660_for_gmi

说明：MST718 支持 NTSC、PAL、SECAM 视频制式信号输入，内置2D 梳状滤波器，2路 CVBS 输入，2路 S-VIDEO 输入，支持模拟 RGB 输入(如来自于 PC 机的模拟 VGA 信号)。-MST718supports NTSC, PAL, SECAM standard video signal input, built-in 2D comb filter, 2 CVBS inputs, 2 S-VIDEO input, supports analog RGB input (s
<刘飞> 在 2025-06-18 上传 | 大小：3.69mb | 下载：1

[VHDL编程] bch_verilog

说明：bch(255,239)编码算法的verilog实现，综合仿真通过，与matlab仿真的结果一致-bch(255,239)，using verilog
<shao> 在 2025-06-18 上传 | 大小：3.7mb | 下载：2

[VHDL编程] 1234

说明：有一些verilong 如串转并 计数器 编码译码 等程序和大家分享-There are some verilong such as string coding and decoding turn and counter program and share with you all
<王得鑫> 在 2025-06-18 上传 | 大小：3.69mb | 下载：0

[VHDL编程] s24_uart

说明：这是一个串口通信协议，有详细的说明，欢迎下载！-This a code of uart in verilog ，describled in detail,welcome to download!
<lipeng> 在 2025-06-18 上传 | 大小：3.68mb | 下载：0

[VHDL编程] verilog_vga

说明：在quartus ii开发环境中实现了vga模块的控制功能，经测试，该模块能产生正确地时序，功能与预期功能一致。-In quartus ii development environment to achieve the vga module control functions have been tested, the module can generate correct timing, functionality consistent with the intended function.
<zhu > 在 2025-06-18 上传 | 大小：3.7mb | 下载：0

[VHDL编程] hpi

说明：用CPLD实现4个C6201通过HPI接口互连的逻辑设计，包含VHDL程序-4 of C6201s through the HPI interface logic design of interconnection with CPLD, including the VHDL program
<郭玉东> 在 2025-06-18 上传 | 大小：3.69mb | 下载：0

[VHDL编程] introduction_to_digital_systems

说明：introduction_to_digital_systems.rar
<commando > 在 2025-06-18 上传 | 大小：3.69mb | 下载：0

[VHDL编程] RS

说明：本文设计了基于FPGA的，用verilog HDL语言描述的在伽罗华域GF（ ）上的RS（6,4）编码器。在ISE软件上用verilog HDL语言分别对每个模块进行描述，然后在软件上进行编译、仿真，最终实现RS（6,4）编码，下载之后用chipscope采集数据，分析符合仿真结果，达到设计的要求。(This paper is designed based on FPGA, described by Verilog HDL language in Galois field GF () on RS
<heyu7892020 > 在 2025-06-18 上传 | 大小：3.68mb | 下载：0