[VHDL编程] digoscill

说明：完成FPGA采集功能以及控制上位机的程序-Complete the acquisition FPGA features and procedures for the control PC
<李振强> 在 2025-06-17 上传 | 大小：3.9mb | 下载：0

[VHDL编程] S6_VGA_change

说明：程序可以在VGA显示器上以800x600分辨率显示方波示例和字母示例-Program can display in 800x600 resolution VGA display and square-wave sample letters Sample
<成语> 在 2025-06-17 上传 | 大小：3.9mb | 下载：0

[VHDL编程] tongbu

说明：使用VERILOG开发时钟同步算法，能够从数据信号中提取时钟信息，-Clock synchronization algorithm using VERILOG developed to extract the clock from the data signal information,
<洪依> 在 2025-06-17 上传 | 大小：3.89mb | 下载：0

[VHDL编程] catapult_useref

说明：非常好的catapult学习书, catabult 可用于高级综合，由c产生vhdl/verilog.希望更多同道加入。-very nice book for catabult study
<> 在 2025-06-17 上传 | 大小：3.91mb | 下载：0

[VHDL编程] e3b27184377b

说明：效率超高的始终程序，程序简洁易读！希望对你有用-High efficiency of always program, and the program is concise and easy to read! Hope to be useful to you
<liruyi> 在 2025-06-17 上传 | 大小：3.9mb | 下载：0

[VHDL编程] uart.main

说明：异步串口通信程序，带时序输出，已经验证过了-Asynchronous serial communication program with the timing of the output has already been verified
<zenglei> 在 2025-06-17 上传 | 大小：3.9mb | 下载：0

[VHDL编程] ml605_PCIe_Gen1_x8_rdf0008_13.4_c

说明：该压缩文件为一个pcie接口设计源程序，源程序包含一个8通道gen1的pcie IP CORE和相应的用户接口程序，烧到开发板ml605中测试通过。 -The compressed file is a pcie interface design source code, source code contains an 8-channel gen1 of pcie IP CORE and the corresponding user interface program, burn developm
<xiao> 在 2025-06-17 上传 | 大小：3.9mb | 下载：0

[VHDL编程] High-Throughput-DA-Based-DCT-With-High-Accuracy.r

说明：This is Discrete wavelet transform based IEEE object...this is developed in vhdl
<parashu> 在 2025-06-17 上传 | 大小：3.9mb | 下载：0

[VHDL编程] traffic-light-design

说明：基于ISP的交通灯设计，实现了各路状态转换、警察控制、行人请求功能。-ISP traffic light design, to achieve the brightest state transitions, police control, pedestrian request feature.
<逍遥一笑> 在 2025-06-17 上传 | 大小：3.89mb | 下载：0

[VHDL编程] 20_lcd

说明：FPGA实现LCD显示，verilog编程控制-FPGA achieve LCD display, Verilog programming control
<zou> 在 2025-06-17 上传 | 大小：3.91mb | 下载：0

[VHDL编程] USB3_slavefifo

说明：支持自复位，板上测试通过。修改mode的取值可切换工作模式。(Support self reset. test passed.)
<ironghua > 在 2025-06-17 上传 | 大小：3.9mb | 下载：0

[VHDL编程] ad706_test

说明：使用AD7606进行8通道采样，并通过异步串口通信将采样结果传给上位机(Using AD7606 to carry out 8 channel sampling and transmit the sampling results to the host computer through asynchronous serial port communication.)
<zhegn> 在 2025-06-17 上传 | 大小：3.9mb | 下载：0