[VHDL编程] TDvedynausermanual

说明：ve-DYNA® 为用户提供了车辆动力学、车辆非线性行为的可配置仿真模型。用户根据自己的工程问题选择合适的车型（轿车，货车，拖车）和适当的版本（低级，标准，高级）就能实现不同的应用。用户基于模型就能开发自己的控制算法或者部件，然后通过离线仿真和硬件在回路仿真来进行检验和验证。只需要进行鼠标键盘的操作，就可以对种种的动力学问题进行分析，比如悬架动力学，车辆动力性或操纵稳定性。这样 就 能够减少昂贵而且费时甚至是危险的实车试验。可以在无人监控的情况下完成整个的测试、优化和系统验证 。本文为v
<dd> 在 2025-06-16 上传 | 大小：4.05mb | 下载：0

[VHDL编程] VGA_ysd

说明：vga接口控制器参考设计VHDL代码,方便开发FPGA人员进行vga的开发，是一个不错的源码解压安装后可在quartus里例化使用-vga interface controller reference design for VHDL code, and facilitate the development of FPGA vga staff development, is a good source installed after decompression in the case of usi
<叶开> 在 2025-06-16 上传 | 大小：4.06mb | 下载：0

[VHDL编程] cdma

说明：使用verilog在QII系统中开发的一个简单的4用户CDMA系统。-In QII system using verilog developed a simple four-user CDMA system.
<洪依> 在 2025-06-16 上传 | 大小：4.06mb | 下载：0

[VHDL编程] IR

说明：是对9016遥控器解码的一个Verilog程序。-A verilog file about the decoding of 9016 remote-control unit.
<master> 在 2025-06-16 上传 | 大小：4.05mb | 下载：0

[VHDL编程] vote5

说明：基于quartusII 软件设计的五人表决电路实例，运用vhdl语言描述-Software design based quartusII five voting circuit examples, using vhdl language descr iption
<很重要> 在 2025-06-16 上传 | 大小：4.06mb | 下载：0

[VHDL编程] SD_Card

说明：sdhc卡spi扇区读verilog例程。包含sdhc卡初始化模块及一个扇区读模块，扇区读完数据放在一个fifo中缓存，为之后的工作做准备，可以集成到自己的项目中。已经在闪迪8Gsdhc卡上亲测成功-sdhc card sector read spi verilog routine. Initialization module and a read module contains sdhc card sector, the sector read data in a cache fifo in
<王一鸣> 在 2025-06-16 上传 | 大小：4.05mb | 下载：0

[VHDL编程] CRC

说明：CRC校验码，实现了求得3bit信息序列的CRC校验码，生成多项式取g(x)=X^3+X+1,对应的生成序列为1011.-CRC is to achieve the sequence information obtained 3bit the CRC generator polynomials take g (x) = X ^ 3+ X+ 1, corresponding to generate a sequence of 1011.
<WQ> 在 2025-06-16 上传 | 大小：4.05mb | 下载：0

[VHDL编程] SATA_IP_FPGA

说明：SATA协议简要分析及其FPGA实现说明- SATA1.0 IP based on Fpga
<wang> 在 2025-06-16 上传 | 大小：4.06mb | 下载：0

[VHDL编程] UART_Rx_Tx

说明：fpga串口uart，实现fpga与电脑、单片机之间的通信-The fpga uart serial port, realize the fpga and computer, the communication between the SCM (single chip micyoco)
<讼淳> 在 2025-06-16 上传 | 大小：4.06mb | 下载：0

[VHDL编程] fenpin

说明：用verilog语言设计了一个分频器，晶振频率为50MHz(A frequency divider is designed in Verilog language. The frequency of crystal oscillator is 50MHz)
<vsslms > 在 2025-06-16 上传 | 大小：4.05mb | 下载：0

[VHDL编程] rom_test

说明：rom读写实验，实现FPGA内部rom数据存取(rom read and write,this is a good document for study FPGA verilog)
<konan007 > 在 2025-06-16 上传 | 大小：4.05mb | 下载：0

[VHDL编程] Aircon

说明：VHDL code for air con
<Tokyosn1> 在 2025-06-16 上传 | 大小：4.05mb | 下载：0