[VHDL编程] CPU

说明：实现简单CPU功能的源码，可以实现加减乘除和移位功能，VHDL代码，程序运行在MAX PULS和Quartua上。-The purpose of this project is to design and simulate a parallel output controller (POC) which acts an interface between system bus and printer. The Altera’s Maxplus Ⅱ EDA tool is recommended
<灿烂六月> 在 2025-06-17 上传 | 大小：4.28mb | 下载：0

[VHDL编程] CircuitDesignwithVHDL[1]

说明：这主要是学习vhdl和fpga设计的一些资料-study for vhdl and fpga
<廖大成> 在 2025-06-17 上传 | 大小：4.28mb | 下载：0

[VHDL编程] EPM240

说明：一些vhdl例子，希望大家喜欢，初学者还请多指教。-Some examples of vhdl I hope you like
<屈博> 在 2025-06-17 上传 | 大小：4.28mb | 下载：0

[VHDL编程] Exp3-Music

说明：本次实验，是在 SOPC开发平台上实现一个音频信号发生器，将音箱接到开发平台上的 音频接口，由六个按键控制音箱发出 do、re、mi、fa、so、la 等音调，同时，编写几段音乐， 通过键盘选择，利用开发平台来播放几段音乐。 -The experiment is SOPC development platform to achieve an audio signal generator, the speaker received a development platform for th
<yangcheng> 在 2025-06-17 上传 | 大小：4.28mb | 下载：0

[VHDL编程] FPGA2

说明：FPGA开发全攻略(下) 工程师创新设计宝典-FPGA development of all captures (below) innovative design engineers Collection
<邵加一> 在 2025-06-17 上传 | 大小：4.27mb | 下载：0

[VHDL编程] Video_and_image_Processing

说明：FPGA开发板实现图像处理 该例子包含了SOPC和NIOS代码，同时有PDF说明-FPGA development board for image processing of the case includes SOPC and NIOS code, while a PDF descr iption
<gdr> 在 2025-06-17 上传 | 大小：4.28mb | 下载：0

[VHDL编程] xapp514_aes3-audio

说明：DVB数字音频接口(AESEBU)encoder源码,包括VHDL和VERILOG,基于XILINX FPGA,已验证.-AES-EBU interface,VHDL,VERILOG
<dcshl> 在 2025-06-17 上传 | 大小：4.28mb | 下载：0

[VHDL编程] AN123

说明：AMBA Application Note: AN123 - Logic Tile IT1 GPIO example design. -Application note AN123 provides all of the AHB slave features of AN119 with the addition of five 32bit AHB GPIO slaves. The GPIO interfaces are used to configure and test an IT1
<余曉民> 在 2025-06-17 上传 | 大小：4.27mb | 下载：0

[VHDL编程] RocketIO-GTX-Transceiver-User-Guide

说明：本文基于xilinx fpga v5 ，主要介绍rocket io的使用-This article is based the xilinx fpga v5, introduced the use of the rocket io
<fuhai> 在 2025-06-17 上传 | 大小：4.28mb | 下载：0

[VHDL编程] VHDL

说明：VHDL简明教程，对于想要学习VHDL的人是里面的资料相当不错，从初学到深入-Concise Guide to VHDL, VHDL for people who want to learn the inside information is quite good, from the beginner to the depth
<俞佳宝> 在 2025-06-17 上传 | 大小：4.28mb | 下载：0

[VHDL编程] 21_ds1302

说明：基于verilog HDL语言的模块程序，用于驱动ds1302时钟芯片-Based on verilog HDL language module program for driving ds1302 clock chip
<张明想> 在 2025-06-17 上传 | 大小：4.28mb | 下载：0

[VHDL编程] StepperMotor_control_follow

说明：本源码是基于FPGA来控制步进电机运行上位机发出的精确步数，并能够实时跟踪步进电机行进的位置，通过UART接口与上位机进行串口通信。-The source code is based on FPGA to control the stepper motor running the host computer to send the exact number of steps, and can track the location of the stepper motor in real time
<Chen> 在 2025-06-17 上传 | 大小：4.27mb | 下载：0