[VHDL编程] VERILOG

说明：一本很好的Verilog课件，通俗易懂简单明了适合初学者，给大家分享了~-A very good Verilog courseware, simple easy to understand for beginners, for everyone to share ~
<李振> 在 2025-06-11 上传 | 大小：6.31mb | 下载：0

[VHDL编程] MultiCLKCPU

说明：本设计实现了多周期CPU的设计，运行环境是quatrus2；该多周期CPU可以处理22条32位指令（具体指令见源码，绝不坑人）。压缩包内含有源代码，程序模块表和实验报告以及详细的设计图，是学习verilog的好材料啊。-The Design and Implementation of a multi-cycle CPU design, operating environment is quatrus2 the multi-cycle CPU can handle 22 32 instructi
<石> 在 2025-06-11 上传 | 大小：6.3mb | 下载：0

[VHDL编程] CPU

说明：一个多周期CPU的完整设计，quartus平台，Verilog实现，内含实验报告，和详细的各模块功能表-Complete a multi-cycle CPU design, quartus platform, Verilog implementation, includes lab reports, and a detailed menu of each module
<涯> 在 2025-06-11 上传 | 大小：6.3mb | 下载：0

[VHDL编程] Verilog

说明：一个我觉得很不错的课件，讲了Verilog的语言基本要点，和集成电路的一些基础知识-I think a very good courseware, speaking of the basic elements of Verilog language, and some basic knowledge of integrated circuits
<abby> 在 2025-06-11 上传 | 大小：6.31mb | 下载：0

[VHDL编程] lv_fpga_chipscope

说明：在labview fpga中借助Chipscope调试代码-ChipScope Debugging with LabVIEW FPGA CLIP
<fang xing> 在 2025-06-11 上传 | 大小：6.31mb | 下载：0

[VHDL编程] FPGA-Develop

说明：张国斌老师力作，指导初学者迅速入行，工程师可以获益匪浅，避免低级错误。-The Guobin teacher masterpiece, to guide beginners quickly into line, and engineers can benefit from, to avoid low-level error.
<> 在 2025-06-11 上传 | 大小：6.3mb | 下载：0

[VHDL编程] Verilog-hdl-resources

说明：verilogr的相关教程，比较完整的讲述的verilog 设计的相关知识点-verilog related text resources
<gujiantao> 在 2025-06-11 上传 | 大小：6.3mb | 下载：0

[VHDL编程] veriog_hdl

说明：华中科技大学硬件描述语言教学文档，包含硬件描述语言所有知识要点-Huazhong University of hardware descr iption language teaching document that contains all the knowledge points hardware descr iption language
<冯冠元> 在 2025-06-11 上传 | 大小：6.31mb | 下载：0

[VHDL编程] FIFO

说明：将ROM的正弦波数据输入FIFO存储器，然后输出，有modelsim仿真波形-Verilog FIFO ROM mif sine
<xiadafang> 在 2025-06-11 上传 | 大小：6.3mb | 下载：0

[VHDL编程] fft_512

说明：采用Xilinx提供的VHDL FFT ip核实现512点FFT，可以实现使能控制、时钟控制等功能-Using Xilinx provides VHDL FFT ip core to achieve implementation of 512 points FFT, with enable control, clock control and other functions
<Horace Sun> 在 2025-06-11 上传 | 大小：6.3mb | 下载：0

[VHDL编程] Stopwatch

说明：在quatus平台，verilog语言编写的秒表代码。实现功能开始，暂停，复位，显示暂停。在Cyclone2上运行通过。-In quatus platform, verilog language stopwatch code. Achieve functional start, pause, reset, pause the display. On Cyclone2 run through.
<王健> 在 2025-06-11 上传 | 大小：6.3mb | 下载：0

[VHDL编程] A4_Uart_Top

说明：提供一般FPGA开发板的Uart通讯协议(Provides the Uart communication protocol for the general FPGA development board)
<Hardware-engineer > 在 2025-06-11 上传 | 大小：6.3mb | 下载：0