[VHDL编程] sopc

说明：SOPC实验--自定义PWM组件:以带一个Avalon Slave 接口的PWM 组件为例，说明如何自定义组件。，一个Avalon Slave 接口可以有clk、chipselect、address、read、readdata、write 及writedata 等信号，但这些信号都不是必需的。 一、功能 我们要实现的PWM 组件具有以下功能： 1． PWM 的周期可改，用period 寄存器存储； 2． PWM 的占空比可改，用duty 寄存器存储。 二、Avalon Sla
<黄龙> 在 2025-06-08 上传 | 大小：6.83mb | 下载：1

[VHDL编程] v2c5_sopc_leds

说明：FPGA中NIOS2led显示程序，非常适合初学者-FPGA in NIOS2led display program very suitable for beginners
<肖文> 在 2025-06-08 上传 | 大小：6.83mb | 下载：0

[VHDL编程] MAC_MPEG2_AV

说明：MAC mpeg hardware code zip
<prass> 在 2025-06-08 上传 | 大小：6.83mb | 下载：0

[VHDL编程] chuzhuchejifeiqi

说明：利用FPGA芯片控制出租车计费系统，采用Verilog HDL编写，程序简介-Control the use of FPGA chip Taxi billing system, using Verilog HDL preparation, procedures for
<王磊> 在 2025-06-08 上传 | 大小：6.83mb | 下载：0

[VHDL编程] tips_vhdl

说明：包含图像采集、i2c设计及混合语言仿真、DDR控制器以及一些小程序，供学习使用-Includes image acquisition, i2c design and mixed-language simulation, DDR controller, and a number of small programs for learning to use
<陈少华> 在 2025-06-08 上传 | 大小：6.84mb | 下载：0

[VHDL编程] The-Verilog-Hardware-Description

说明：老外写的一本硬件描述语言的书，相当的好！-The Verilog book << Hardware Descr iption Language>>
<书荣> 在 2025-06-08 上传 | 大小：6.83mb | 下载：0

[VHDL编程] LMS_filter

说明：这是自适应滤波器，使用verilog代码来编写的，已通过了仿真，效果很好。希望能给大家好好分享！-This adaptive filter verilog code to write, through a simulation, with good results. I hope to give a good share!
<daxws> 在 2025-06-08 上传 | 大小：6.82mb | 下载：0

[VHDL编程] nios_led

说明：一个基础的FPGA的实验，包括sopc搭建硬件平台到用NIOS II软件编写控制程序。本实验是基于DE2开发板做的，可直接下载入片内观察到流水灯的现象。-A FPGA-based experiments, including sopc build the hardware platform to write NIOS II software control program. The experiment is based DE2 development board, observed the p
<张莉> 在 2025-06-08 上传 | 大小：6.84mb | 下载：0

[VHDL编程] Verilog-code

说明：基于cyclone 内核的fpga的源代码，带quartus2下载文件-Based on the source code of the cyclone kernel fpga, with quartus2, download files
<hzx> 在 2025-06-08 上传 | 大小：6.85mb | 下载：0

[VHDL编程] 02_ddr3_test

说明：Altera fpga ddr3 控制器测试模块(Altera FPGA DDR3 controller test module)
<xxm213213 > 在 2025-06-08 上传 | 大小：6.83mb | 下载：0

[VHDL编程] ug835-vivado-tcl-commands

说明：Vivado是Xilinx最新的FPGA设计工具，支持7系列以后的FPGA及Zynq 7000的开发。与之前的ISE设计套件相比，Vivado可以说是全新设计的。无论从界面、设置、算法，还是从对使用者思路的要求，都是全新的。看在Vivado上，Tcl已经成为唯一支持的脚本，此文件是vivado是tcl命令的集合。(Vivado is Xilinx's latest FPGA design tool that supports development of FPGAs and Zynq 7000s
<独白惠茹> 在 2025-06-08 上传 | 大小：6.85mb | 下载：0

[VHDL编程] 14_ethernet_test

说明：Xilinx UDP 以太网通信测试，已测试可以直接用(Xilinx UDP Ethernet communication test has been tested and can be directly used.)
<xsbdkxj> 在 2025-06-08 上传 | 大小：6.82mb | 下载：0