[VHDL编程] AdvancedFPGADesign

说明：国外最新出版的高级VHDL设计指南，内容新，对从事VHDL设计的人员很有帮助，：）。-Abroad, the latest high-level VHDL design of the publication of guidelines, the contents of the new VHDL design of personnel engaged in very helpful:).
<邢进> 在 2025-06-08 上传 | 大小：8.34mb | 下载：0

[VHDL编程] fortye_lib

说明：protel 及AltiumDesigner库,大部份在含有3D元器件 本人自己整理及收藏 对于使用AD及protel的人会有个不小的收获 现分享给大家-protel and AltiumDesigner library, most of my own finishing with 3D components and collections for the use of AD and protel people have not a small gain is shared for
<网络同行> 在 2025-06-08 上传 | 大小：8.35mb | 下载：1

[VHDL编程] FFT-IPCORE

说明：QUARTUSII FFT的IP核，用VHDL实现。-QUARTUSII FFT IP core using VHDL implementation.
<vanessa> 在 2025-06-08 上传 | 大小：8.32mb | 下载：0

[VHDL编程] Lab3

说明：This is stopwatch writen in Verilog HDL. Also there is code for 7-segment display decoder. I tested it on ALTERA de2-115 development and education board.
<haramandic> 在 2025-06-08 上传 | 大小：8.32mb | 下载：0

[VHDL编程] 06_PlanAhead

说明：planahead fpga 设计视频介绍-6-planahead fpga design demo-6
<yin zhigang> 在 2025-06-08 上传 | 大小：8.34mb | 下载：0

[VHDL编程] altera_sdram

说明：基于quartus平台的sdram控制器设计（verilog 源码）-Based on the the quartus platform, the SDRAM controller design (Verilog source code)
<guotao> 在 2025-06-08 上传 | 大小：8.36mb | 下载：0

[VHDL编程] PIPELINE

说明：一个计算机原理课程设计的作业，5级流水线CPU，指令集到代码均为自己设计，有最终报告文档，组建说明，并行除法，16位字长，定长指令，Verilog源代码，顶层设计图。结构简单，冲突解决方式也很简单，代码量小。-A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report documents the formation of par
<zzh> 在 2025-06-08 上传 | 大小：8.32mb | 下载：0

[VHDL编程] TouchPad

说明：一个触摸屏打地鼠小游戏 ，利用VHDL实现，在Xilinx ISE环境下编译。-A touch-screen play hamster game, using the VHDL implementation, compiled under Xilinx ISE environment.
<梅木每> 在 2025-06-08 上传 | 大小：8.34mb | 下载：0

[VHDL编程] ddr_ddr2_sdram-ip

说明：该程序为Altera 公司 DDR DDR2 SDRAM 的IP源程序安装包，非常有价值的东西，借此网址共享下。-The program for Altera Corporation DDR DDR2 SDRAM of IP source installation package, a very valuable thing, whereby the URL Sharing.
<刘明> 在 2025-06-08 上传 | 大小：8.36mb | 下载：0

[VHDL编程] DE4_230_DDR2_UniPHY_QSYS

说明：DE4系列开发板关于ddr2在Qsys系统搭建的实例，有一定参考价值，。-DE4 series development board on the DDR2 in the example of Qsys system, has a certain reference value,.
<hcl> 在 2025-06-08 上传 | 大小：8.32mb | 下载：0

[VHDL编程] Chapter_6

说明：FilterCompare,FPGA实现的滤波器书的配套程序-FilterCompare, FPGA realize filter book supporting program
<磊> 在 2025-06-08 上传 | 大小：8.35mb | 下载：0

[VHDL编程] action_vip_album

说明：读取sd卡图片并在显示屏上显示，很有用的Verilog程序，希望对大家有用-Read sd card image and displayed on the screen
<王前> 在 2025-06-08 上传 | 大小：8.34mb | 下载：0