资源列表
[VHDL编程] ml505_mig_design
说明:Xilinx开发板ML505的DDRII示例程序,使用Verilog,调用MIG,编译环境ISE11.1-Xilinx ML505 development board of DDRII sample program, using Verilog, called MIG, build environment ISE11.1<黑羽·X> 在 2025-06-08 上传 | 大小:8.9mb | 下载:0
[VHDL编程] NIOS-II_examples
说明:NIOS 例子程序 Altera的FPGA. NIOS 例子程序 Altera的FPGA. -examples for NIOS in altera<wuende> 在 2025-06-08 上传 | 大小:8.93mb | 下载:0
[VHDL编程] ISP_FPGA_PAPER_04
说明:视频扫描格式转换算法设计及其芯片实现.nh-Video scan format conversion algorithm and its chip. Nh<jiangyong> 在 2025-06-08 上传 | 大小:8.9mb | 下载:0
[VHDL编程] Digital-Circuits--4Ed(Yanshi)
说明:数字电子技术基础,第四版,阎石著,清晰版-Digital Circuit 4th Edition<liyuyao> 在 2025-06-08 上传 | 大小:8.92mb | 下载:0
[VHDL编程] dave2
说明:fpga图形处理器。FPGA/Verilog -failed to translate<qiangzhang> 在 2025-06-08 上传 | 大小:8.93mb | 下载:0
[VHDL编程] MEMOIRE_MAGISTER_ZAHIR_cle04381f
说明:commande FPGA de la machine asynchrone<> 在 2025-06-08 上传 | 大小:8.92mb | 下载:0
[VHDL编程] clock
说明:自己开发的电子时钟小程序,通过数码管显示时间,key1和key2控制校时校分,key3切换时钟模式和闹钟模式,切换到闹钟模式再按key1和key2即可设定闹钟时间。key4控制开启/关闭闹钟。有整点报时功能。(Self developed electronic clock applet, through the digital tube display time, key1 and key2 control time correction, Key3 switch clock mode and<军犬 > 在 2025-06-08 上传 | 大小:8.91mb | 下载:0
[VHDL编程] BMD_design_gen2_x4_Chipscope
说明:此文件是Xilinx公司的PCIE演示文档,可验证实现PCIE的基本功能(This file is Xilinx's PCIE demonstration document that validates the basic functions of the implementation of PCIE)<chunjingshui> 在 2025-06-08 上传 | 大小:8.92mb | 下载:0