资源列表
[VHDL编程] SDI_PassThru_VHDL_Virtex5_ise12_2
说明：SDI_PassThru_VHDL是针对Virtex5 LXT FPGA的SDI码流从GTP收端环出到发端的一个完整工程，源自于Xilinx提供的源码，不一样的是去掉了开发板ml571所要求的昂贵的收发时钟同步子板，经过长时间的调试后，终端电视仍然可以显示，但是会丢帧。（收发时钟不同步，丢帧和收不到SDI码流都是正常的）-SDI_PassThru_VHDL for SDI application in the Virtex 5 FPGA board<dongtian> 在 2025-07-16 上传 | 大小：11.27mb | 下载：0
[VHDL编程] Sram(v0.2.20090115)
说明：SRAM FPGA编程 CYLOON2系列均可使用-SRAM FPGA programming CYLOON2 series can be used<simon greenhall> 在 2025-07-16 上传 | 大小：11.22mb | 下载：0
[VHDL编程] VHDL-program
说明：VHDL实验程序。需要的可以在此基础上修改。-Program VHDL experiment. Need can be modified on this basis.<梁康> 在 2025-07-16 上传 | 大小：11.22mb | 下载：0
[VHDL编程] CHANNEL_ESTIMATION_PROJECT
说明：基于 quartus 2 的 lte 信道估计verilog hdl代码 只有功能仿真 时序仿真自己加sdc文件并且调整testbench的clk才能做出来-Estimated Verilog HDL code based Quartus lte channel only functional simulation timing simulation plus sdc file and adjust the testbench clk to do it<lei> 在 2025-07-16 上传 | 大小：11.26mb | 下载：0
[VHDL编程] test_ddr2_ip
说明：ddr2 SDRAM 高性能控制器及测试-DDR2 SDRAM High Performance Controller<zdwang> 在 2025-07-16 上传 | 大小：11.26mb | 下载：0
[VHDL编程] iic
说明：使用的是FPGA单片机 通过IIC总线，对24LC04进行读写实验。写入512btye的数据，前256个数字为0到255，后256个数据为1。然后，将512byte数据读出来并打印。最后，对比数据是否相同，如果有不同，说明读写过程有错误-By using a single-chip FPGA IIC bus read and write on 24LC04 experiments. Write 512btye data, the first 256 digits from 0 to 255, a<赵莉> 在 2025-07-16 上传 | 大小：11.27mb | 下载：0
[VHDL编程] Verilog-Digital-control
说明：Verilog HDL数字控制系统设计实-冼进-源代码-4469-Verilog HDL digital control system design implementation- Xian Jin- source code-4469<genghelong> 在 2025-07-16 上传 | 大小：11.25mb | 下载：0
[VHDL编程] zhitouzi
说明：原创。掷骰子游戏，VHDL，quartus，北京邮电大学数电实验，实现随机掷骰子游戏，在数码管显示点数，点阵显示输赢，有开机动画以及开机音乐，可实现多人游戏等-games, VHDL, quartus,experiments of BUPT, pure originality,random game, in the digital display dots, dot matrix display winning or losing, there are boot animation and bo<bamboo> 在 2025-07-16 上传 | 大小：11.25mb | 下载：0