[VHDL编程] DE2Project_restored

说明：一个完整的设计DE2_project,希望对大家有所帮助，谢谢ok-A complete design DE2_project, everyone would like to be helpful, thank you ok
<jiayue> 在 2025-06-01 上传 | 大小：18.79mb | 下载：0

[VHDL编程] clock

说明：多功能数字钟，、在Quartus 2环境中编译通过； 4、仿真通过并得到正确的波形； 5、给出相应的设计报告 -clock
<戎江霁> 在 2025-06-01 上传 | 大小：18.77mb | 下载：0

[VHDL编程] vhdl

说明：《可编程逻辑器件和VHDL》的课件以及课后习题。可用于自学可编程逻辑器件和VHDL，很基础，适合初学者。-Programmable logic devices and VHDL courseware as well as after-school exercise. Can be used for self-programmable logic devices and VHDL, very basic, suitable for beg
<yuebing> 在 2025-06-01 上传 | 大小：18.76mb | 下载：0

[VHDL编程] conv_encode

说明：本设计是一个基于FPGA的咬尾卷积码编码器设计，要求使用verilog语言编写编码器模块，通过编译和综合，并通过matlab和modelsim仿真对比验证设计结果。-The design is an FPGA-based tail-biting convolutional code encoder design requires the use verilog language encoder module, through compi
<郭婷> 在 2025-06-01 上传 | 大小：18.69mb | 下载：0

[VHDL编程] Day-1-Training-Material

说明：OneSpin培训资料 OneSpin用于做断言验证。-OneSpin training material is used to study assertion verification in ASIC design.
<Xihu> 在 2025-06-01 上传 | 大小：18.72mb | 下载：0

[VHDL编程] udp_ip_stack_latest.tar

说明：Udp-IP Stack for ethernet on fpga (vhdl descr iption)
<hamdi> 在 2025-06-01 上传 | 大小：18.84mb | 下载：0

[VHDL编程] udp_ip_stack_latest.tar

说明：用FPGA实现UDP/IP协议传输，有很多版本，可以参考参考-FPGA implementation using UDP/IP protocol to transfer
<朱诗迪> 在 2025-06-01 上传 | 大小：18.84mb | 下载：0

[VHDL编程] siga

说明：2014电子设计大赛e题固件模块代码，很好的实现功能。-2014 electronic design contest e Title firmware module code, very good to achieve function.
<hcl> 在 2025-06-01 上传 | 大小：18.79mb | 下载：0

[VHDL编程] project_zynq

说明：使用ZYNQ创建一个控制外设的MicroBlaze-Use ZYNQ to create a control peripheral MicroBlaze
<王涛> 在 2025-06-01 上传 | 大小：18.81mb | 下载：0

[VHDL编程] noise

说明：使用FPGA搭建NOISE||内核，在内核基础上进行工程建立。(Using the FPGA to build NOISE || kernel, based on the kernel to build the project.)
<湘城旧事 > 在 2025-06-01 上传 | 大小：18.8mb | 下载：0

[VHDL编程] GPU_LDPC+硕士毕设论文详解

说明：QC LDPC的编码译码 代码与论文配套 是研究生毕设 可运行 代码风格优秀(QC LDPC Coding and Decoding Code and Paper Matching are Excellent Style of Running Code for Graduate Students)
<fadai> 在 2025-06-01 上传 | 大小：18.83mb | 下载：0

[VHDL编程] 通信协议FPGA

说明：本设计是基于FPGA的高速并行接口通信接口和协议设计，该设计使用的是8 位并行接口，通过配置FPGA的FIFO寄存器保证了在高速并行下的数据稳定性，在 最终的测试中，该协议能够稳定传输的速度为80Mbps。(This design is based on FPGA high-speed parallel interface communication interface and protocol design, the design
<蔺娇娇> 在 2025-06-01 上传 | 大小：18.7mb | 下载：0