[VHDL编程] asi_framesync

说明：从串行TS流中找到同步头,生成标准并行TS流的方法!-Be found in TS stream from the serial sync header to generate the standard method of parallel TS stream!
<sun> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] I2C_slaver

说明：I2C从端，用于接收master的控制信号 verilog-I2C from the side, for receiving master control signal verilog
<zhangxinggang> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] rsenc

说明：i have uploaded the rs encoder
<sakthivel.p> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] checkoutthedate

说明：该程序的功能是用来查询日期或是知道日期查询星期几的；-The program' s function is used to check the date or the date of check to know a few of weeks
<zhangcun> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] fir_dec3

说明：FIR抽取滤波器，抽取系数3，Verilog版本，数字下变频-FIR decimation filter, extraction coefficient of 3, Verilog version of the digital down-conversion
<王刚> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] digital

说明：多功能数字钟的VHDL源代码。多功能数字钟具有的功能：显示时－分－秒、整点报时、小时和分钟可调等基本功能。钟表的工作是在1Hz信号的作用下进行，每来一个时钟信号，秒增加1秒，当秒从59秒跳转到00秒时，分钟增加1分，同时当分钟从59分跳转到00分时，小时增加1小时。-Multifunction digital clock VHDL source code. Multi-function digital clock with functions: display- minutes- seconds
<王唐小菲> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] ledrom

说明：流水灯的VHDL源代码。当设计文件加载到目标器件后，LED灯会按程序设定的规律进行闪烁。-Water lights VHDL source code. When the design document, after loading to the target device, LED lantern according to the procedure set by law of flicker.
<王唐小菲> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] mouse

说明：Source code PS2 mouse for Xilinx FPGA Spartan 3E.
<sim210> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] dctalgo

说明：vhdl coding for dct algorithm
<Goli.Shiva> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] clock

说明：秒表的verilog语言实现，个人课程设计代码，已验证！实现显示秒，分，时暂停，修正等功能。-Stopwatch' s verilog language implementation, personal curriculum design, code, and has been verified! Implementation show seconds, minutes, suspended, amendment and other functions.
<张文宝> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] Rising

说明：example Rising Edge flip flop
<samet_2005> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] 61EDA_H173

说明：Verilog设计的求复角的源代码(通过仿真验证的)-Verilog design of seeking re-angle the source code (through the simulation of the)
<zhu> 在 2025-06-14 上传 | 大小：2kb | 下载：0