[VHDL编程] timer

说明：淺顯易懂的學習verilog程式基礎範例以時鐘為示範-Learn easy to understand the basic Verilog code for an example of a clock model
<劉季泓> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] ff_mul

说明：伽勒华域乘法器用于RS编码中，用verilogHDL语言实现-Galle Hua domain multiplier for RS encoding, the implementation language used verilogHDL
<dahai> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] halfband

说明：verilog写的39阶通带为20KHz的半带fir滤波器，经测试正确。-verilog halfband FIR
<lv> 在 2025-06-05 上传 | 大小：1kb | 下载：2

[VHDL编程] cross_street_lights

说明：Cross street lights driver in VHDL. It have been tested on XILINX 9500.
<Gooreck> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] word

说明：Code was successfully implemented within ALtera FPGA with Quartus 6.0. It presents two polish own female names: ULA and ALA whose are scrolling on the 4-columns crystal LED. When you press the switch it will turn from ULA into ALA and continue scroll
<Gooreck> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] ring

说明：Ring register[1 from 8] which seven speeds. The result is presented on 8 LEDs. After every cycle, speed grows. The process starts again after last 8 cycle.
<Gooreck> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] counter

说明：Decimal counter which is counting from 256 to 0. After that there will appear logic "1" in out. You can stop counting by pressing sequence. I called it detonation clock :]
<Gooreck> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] lift

说明：VHDL driver of lift in building. Result is presents on LED segments[decimal value].
<Gooreck> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] binary_to_decima

说明：8位全加器的VHDL描述，可用MAX+plusⅡ运行测试-8-bit full adder of the VHDL descr iption，MAX+ plus Ⅱ can be used to run test
<naf> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] QPSK_VHDL

说明：VHDL语言的QPSK调制示范源码。很有参考价值-VHDL language QPSK modulation source model. Useful reference
<Kevin> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] mccd_capture

说明：采用verilog语言，实现视频的采集。通过fpga控制，实现视频逐行采集。-The use of Verilog language, the implementation of video acquisition. Through the FPGA control, achieve progressive video collection.
<liu> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] NewFolder

说明：Verilog code for RTC
<hallowen> 在 2025-06-05 上传 | 大小：1kb | 下载：0