[VHDL编程] zj

说明：vhdl编程 实现移位寄存器。左移和右移-VHDL programming shift register. The left and shifted to right
<wangjun> 在 2025-06-19 上传 | 大小：3kb | 下载：1

[VHDL编程] AS_FIFO_DESIGN_Verilog

说明：使用Verilog硬件描述语言完成了一个异步FIFO的设计，供相关硬件开发人员参考。-Verilog hardware descr iption language used to complete an asynchronous FIFO design, hardware development for the relevant reference.
<小米> 在 2025-06-19 上传 | 大小：3kb | 下载：0

[VHDL编程] mux21a

说明：2选1多路选择器的VHDL完整描述，即可以直接综合出实现相应功能的逻辑电路及其功能器件。图6-1是此描述对应的逻辑图或者器件图-2 election more than one MUX complete descr iption of the VHDL, which can be directly integrated to achieve the corresponding function logic devices and their functions. Figure 6-1 is th
<刘阳> 在 2025-06-19 上传 | 大小：3kb | 下载：0

[VHDL编程] mux21a

说明：在VHDL结构体中用于描述逻辑功能和电路结构的语句分为顺序语句和并行语句两部分，顺序语句的执行方式十分类似于普通软件语言的程序执行方式，都是按照语句的前后排列方式顺序执行的。-VHDL structure in the body used to describe the logic function and circuit structure of the order of statements and expressions are divided into two parts in para
<刘阳> 在 2025-06-19 上传 | 大小：3kb | 下载：0

[VHDL编程] SCHK

说明：实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器，例1是其VHDL描述。由实验图1所示，图中间是4位锁存器；rst是异步清信号，高电平有效；clk是锁存信号；-Figure 1 is a test with count enable, asynchronous reset and preset features include numerical parallel adder four counters, Example 1 is described in VHDL. By e
<刘阳> 在 2025-06-19 上传 | 大小：3kb | 下载：0

[VHDL编程] fifo_src

说明：verilog语言实现，利用BlockRAM实现FIFO。-Verilog language, the use of BlockRAM achieve FIFO.
<blackmew> 在 2025-06-19 上传 | 大小：3kb | 下载：0

[VHDL编程] tony_wu

说明：Verilog HDL程序 Verilog HDL程序-Verilog HDL procedural procedures Verilog HDL
<Tony_Wu> 在 2025-06-19 上传 | 大小：3kb | 下载：0

[VHDL编程] multiply

说明：由verilog编写的乘法器，通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。-Prepared by the Verilog multiplier, through the realization of the two documents call. As the sub-modules to simplify the procedure call makes a lot.
<金夕> 在 2025-06-19 上传 | 大小：3kb | 下载：0

[VHDL编程] fir_parall

说明：基于verilog的fir滤波器设计，用的并行结构。在前面基础上加入四级流水（加法器，并行乘法器，乘法结果相加两级），通过验证。-Verilog-based design of fir filter using the parallel architecture. In front of the basis of adding four water (adder, parallel multiplier, multiply the result of the sum of two), throu
<张堃> 在 2025-06-19 上传 | 大小：3kb | 下载：0

[VHDL编程] polar2rect_VHDL

说明：是codic算法实现atan的virilog程序，模块结构如下：Core Structure: sc_corproc.vhd->p2r_cordic.vhd->p2r_cordicpipe.vhd-Atan is the codic algorithm virilog procedures, module is structured as follows: Core Structure: sc_corproc.vhd-> p2r_cordic.vhd-> p2r_cord
<张堃> 在 2025-06-19 上传 | 大小：3kb | 下载：0

[VHDL编程] tAtan2Cordic

说明：是codic算法实现atan的C程序，包括定点和浮点程序，已经通过验证。-Atan is codic algorithm of C procedures, including fixed-point and floating-point procedures, has been validated.
<张堃> 在 2025-06-19 上传 | 大小：3kb | 下载：0

[VHDL编程] +VHDL

说明：很详细用VHDL写的自动售货机程序有详细的说明和设计要求实现功能-Very detailed written using VHDL vending machine procedure is described in detail and design requirements for the realization of function
<linhua> 在 2025-06-19 上传 | 大小：3kb | 下载：0