[VHDL编程] keyboard_control

说明：用VHDL语言实现键盘控制，用于fpga实现键盘输入的应用-keyboard control vhdl program
<lailai> 在 2025-06-20 上传 | 大小：3kb | 下载：0

[VHDL编程] 3fenpin

说明：VerilogHDL三分频代码，简单！对于新手，可以看看！-VerilogHDL
<sam> 在 2025-06-20 上传 | 大小：3kb | 下载：0

[VHDL编程] qicheweideng

说明：实现汽车尾灯的各种状态的灯的转换，用以改善现在汽车尾灯的复杂程度-To achieve automotive tail lights various states of transition
<孙勇> 在 2025-06-20 上传 | 大小：3kb | 下载：0

[VHDL编程] UART

说明：基于FPGA的UART设计程序，程序完整测试成功，可以在此基础上完善-UART FPGA-based design process, the program successfully complete the test, you can improve on this basis
<王东明> 在 2025-06-20 上传 | 大小：3kb | 下载：0

[VHDL编程] 54764716

说明：乘法电路，vhdl写的。用于VHDL基础学习-multiply
<方婧华> 在 2025-06-20 上传 | 大小：3kb | 下载：0

[VHDL编程] FIR

说明：14阶FIR滤波器的硬件实现,附加testbench与Matlab验证.-a FIR with 14 taps, packed with testbench and matlab verification
<黄甦> 在 2025-06-20 上传 | 大小：3kb | 下载：0

[VHDL编程] lcd_driver_projectComplete

说明：LCD CONTROLLER -- File name : lcd_driver.vhd -- -- Project : EE367 - Logic Design (Spring 2007) -- LCD Driver -- -- Descr iption : VHDL model LCD Controller Using State Machines -- -- Author(s) : Clint Gauer -- Montana State Univers
<eng> 在 2025-06-20 上传 | 大小：3kb | 下载：0

[VHDL编程] fpgalock

说明：子密码锁，是需要主人记住自己的开锁密码，开门时只需要将密码输入，就可以开门，所以密码锁的核心问题就是密码的比对问题。-Child lock, is the need to remember your master password unlock, open the door just to the password input, you can open the door, so lock the core issue is the password of the alignment.
<shenchang> 在 2025-06-20 上传 | 大小：3kb | 下载：0

[VHDL编程] timer_led

说明：nios2 IDE ，时钟程序，实现其主要功能如下：1．在液晶屏上显示时间、日期、状态提示；2．在控制台上显示时间、日期、状态提示；3．对时间、日期能够进行设置；4．在8位七段显示器上显示时间、日期；5. 整点报时功能（利用LED闪烁提醒）。请根据请添加的cpu系统更改其中的调用名称。-nios2 IDE, clock procedures to achieve its main function is as follows: 1. Displayed on the LCD screen tim
<cd> 在 2025-06-20 上传 | 大小：3kb | 下载：0

[VHDL编程] PLL0

说明：简易锁相环设计电路 VHDL 设计语言仿真-full0 full frequency
<lee> 在 2025-06-20 上传 | 大小：3kb | 下载：0

[VHDL编程] UART

说明：uart接口，使用Verilog编写，适用于各类FPGA-uart interface written using Verilog, applicable to all FPGA
<潘映波> 在 2025-06-20 上传 | 大小：3kb | 下载：0

[VHDL编程] DDS

说明： 数字频率计 DDS，使用Verilog编写-Digital frequency meter DDS, prepared using the Verilog
<潘映波> 在 2025-06-20 上传 | 大小：3kb | 下载：0