资源列表
[VHDL编程] EthernetMAC10100Mbps.tar
说明：ethernet 10 0M MAC-ethernet MAC 10,100 M<wing> 在 2025-06-18 上传 | 大小：913kb | 下载：0
[VHDL编程] VerilogHDLdigitaldesigncode
说明：Vlerilog HDL高级数字设计源码，有兴趣者可以来看看，保证是完整版-Advanced Digital Design Vlerilog HDL source, who are interested can look at it, guaranteed to be the full version<zhyu> 在 2025-06-18 上传 | 大小：913kb | 下载：0
[VHDL编程] ethernet.tar
说明：以太网的vhdl和verilog代码，供大家学习-Ethernet VHDL and Verilog code for everyone to learn<sunlee> 在 2025-06-18 上传 | 大小：913kb | 下载：0
[VHDL编程] VerilogHDL
说明：一些很有用的verilog源码 希望对大家有帮助- some very useful source of Verilog， I hope it is helpful to all of us 。<林涛> 在 2025-06-18 上传 | 大小：913kb | 下载：0
[VHDL编程] sin_gnt
说明：用FPGA实现的正选信号发生器，可以用于后续实验的信号源-sin_gnt<Saint Zhang> 在 2025-06-18 上传 | 大小：913kb | 下载：0
[VHDL编程] clock
说明：设计一台能显示时、分、秒的数字电子钟，具体要求如下： （1）时计数器用24进制计时电路，分、秒计数器用60进制计分、计秒电路； （2）可手动校时，能分别进行时、分的校正； （3）能实现整点报时功能。 -Design a table can display hours, minutes and seconds of digital electronic clock, the specific requirements are as follows: (a) when the cou<mike> 在 2025-06-18 上传 | 大小：913kb | 下载：0
[VHDL编程] FPGA9_VGAaUART
说明：基于FPGA Verilog VGA 显示 UART 数据-Based on the FPGA Verilog VGA display UART data<宋贵来> 在 2025-06-18 上传 | 大小：914kb | 下载：0
[VHDL编程] VHDL
说明：有一个实际的十字路口设置有东西、南北两个方向的干道,为确保车辆安全通行,在每条干道的每个入口设置了一组两位数码管显示装置和四组红、绿、黄信号灯,分别用来指示东西方向直行、南北方向直行、东西方向转弯和南北方向转弯；同时设有紧急处理状态，数码管显示可有人工控制，并设有初始化功能。-There is a real crossroads to set something, the north-south trunk road in both directions, to ensure the safe<leitao> 在 2025-06-18 上传 | 大小：914kb | 下载：0
[VHDL编程] stopwatch9_02-_2---worked
说明：一个基于DE1开发板制作的秒表，拥有启动，暂停，停止功能 内置寄存器，可以在计时是存储显示当前时间-DE1 development board based on the production of a stopwatch with start, pause, stop, features built-in registers that can be stored in the timing display the current time<焱斐然> 在 2025-06-18 上传 | 大小：913kb | 下载：0
[VHDL编程] VHDL-qiangdaqi
说明：VHDL语言实现的抢答器功能，源码和原理图都包含在文件内，可以直接在FPGA上运行。-The VHDL Responder function, source code and schematics are included in the file, you can run directly on the FPGA.<程序猿> 在 2025-06-18 上传 | 大小：914kb | 下载：0