[VHDL编程] Ethernet_verilog_ip_core

说明：Ethernet(以太网)verilog ip core用verilogHDL语言写的以太网软核，对学习verilog语言和以太网有很大帮助。-Ethernet (Ethernet) verilog ip core language used verilogHDL Ethernet soft-core, learning Verilog language and Ethernet are very helpful.
<houlongting> 在 2025-06-17 上传 | 大小：882kb | 下载：0

[VHDL编程] my_and

说明：此实验例程适用于Actel Flash架构的ProASIC3/E系列FPGA，适合于FPGA及Verilog HDL的初学者，配套EasyFPGA030开发套件。-Routine application of this experiment in the Actel Flash architecture ProASIC3/E series FPGA, fit in the FPGA and Verilog HDL for beginners and supporting development
<李平> 在 2025-06-17 上传 | 大小：881kb | 下载：0

[VHDL编程] IPcore

说明：非常有用的IP核资源，里面包含了JTAG,MEMORY,PCI，SDRAM和USB1.1等内容，期望对大家有用-A very useful IP core resources, which includes the JTAG, MEMORY, PCI, SDRAM, and USB1.1 and other content, expectations for all of us
<李同滨> 在 2025-06-17 上传 | 大小：882kb | 下载：0

[VHDL编程] chunchuqidesheji

说明：在计算机系统中，一般都提供一定数量的存储器。在用FPGA实现的系统中，除可以使用FPGA本身提供的存储器资源外，还可以使用FPGA的外部扩充存储器。本实验要求设计一个32×8 RAM，如下图所示，它包含5位地址、8位数据口和一个写控制端口。-In the computer system, generally provide a certain amount of memory. FPGA implementation of the system in use, unless you can us
<shenlina> 在 2025-06-17 上传 | 大小：882kb | 下载：0

[VHDL编程] cpu

说明：很重要的cpu hdl，实现了各种功能,对学习很有帮助的-Very important source site to achieve a variety of functions, useful for learning
<雷东多> 在 2025-06-17 上传 | 大小：881kb | 下载：0

[VHDL编程] vhdlcpu

说明：很重要的cpu hdl，实现了各种功能,对学习很有帮助的-Very important source site to achieve a variety of functions, useful for learning
<雷东多> 在 2025-06-17 上传 | 大小：881kb | 下载：0

[VHDL编程] 13_lcd

说明：verilog 实现 1602 液晶显示程序。 -a lcd project.It turns out good!
<> 在 2025-06-17 上传 | 大小：882kb | 下载：0

[VHDL编程] parall_ad_da

说明：实现ad_da，在ISE8.2运行，芯片为xinlix的virtex4-Achieve ad_da, running in ISE8.2 chip for xinlix the virtex4
<冯丽洋> 在 2025-06-17 上传 | 大小：883kb | 下载：0

[VHDL编程] SAP

说明：Sap-1 implementation in FPGA
<Sami> 在 2025-06-17 上传 | 大小：882kb | 下载：0

[VHDL编程] 8051Core

说明：这是个基于FPGA的IP核型MCS51单片机+频率计设计实验。-This is a type of FPGA-based IP core MCS51 MCU+ frequency meter design experiments.
<洪建峰> 在 2025-06-17 上传 | 大小：882kb | 下载：0

[VHDL编程] doorlock

说明：doorlock 用verilog语言描写门锁功能-door lock function using verilog language descr iption
<longlong> 在 2025-06-17 上传 | 大小：882kb | 下载：0

[VHDL编程] Micro

说明：build micro with verilog/vhdl
<Hamid> 在 2025-06-17 上传 | 大小：883kb | 下载：0