[VHDL编程] Verilog-HDL

说明：《Verilog-HDL实践与应用系统设计》一书中的光盘源文件- Verilog-HDL practice and application of system design, a book on CD-ROM source file
<范田田> 在 2025-06-09 上传 | 大小：753kb | 下载：0

[VHDL编程] Lift

说明：VHDL编写的6层电梯控制器，可在Altera的CPLD系统运行实验，内附实验报告-VHDL prepared 6-storey elevator controller in Altera s CPLD system experiment, experimental report containing
<许昕> 在 2025-06-09 上传 | 大小：752kb | 下载：0

[VHDL编程] uart

说明：vhdl编写，完成了uart的接口设计，包括信号检测，判决等-vhdl prepared to complete the uart interface design, including signal detection, decision, etc.
<xxhlshe> 在 2025-06-09 上传 | 大小：753kb | 下载：0

[VHDL编程] 13

说明：风险成因何在?银行财会如何专业防范风险?-What causes the risk? Bank accounting to professional risk prevention?
<jiajia> 在 2025-06-09 上传 | 大小：753kb | 下载：0

[VHDL编程] LabALU

说明：vhdl编写的8-bits ALU,包括加减法与或非6种工作模式-vhdl write 8-bits ALU, including the addition and subtraction and non-operating mode 6
<west> 在 2025-06-09 上传 | 大小：753kb | 下载：0

[VHDL编程] VHDL-Finished-Homework

说明：有闹钟功能，可以定时的电子时钟，还可以设定定时时间-Have alarm clock function, the electronic clock timer, you can also set the regular time
<liaojiawen> 在 2025-06-09 上传 | 大小：753kb | 下载：0

[VHDL编程] ALU

说明：ALU CPU内部运算器 这个是ALU内部个模块的VHDL程序和原理图-ALU THE ONE PART OF CPU .ZHIS PART INCLUDE VHDL
<王文武> 在 2025-06-09 上传 | 大小：753kb | 下载：0

[VHDL编程] PipelineCPU2

说明：Modulsim下Verilog写的五级流水线32位简易CPU-five level pipeline CPU written in Verilog.
<tiancai> 在 2025-06-09 上传 | 大小：754kb | 下载：0

[VHDL编程] shuziCLOCK

说明：基于FPGA的数字钟程序，结构思路清晰，适合初学者-the clock for FPGA
<汪中> 在 2025-06-09 上传 | 大小：754kb | 下载：0

[VHDL编程] H891

说明：基于ALTERA的NIOS系统的车载显示系统(车载摄像头和TFT显示器)设计源代码-Car ALTERA NIOS system based display system (car camera and TFT display) design source code
<zhanglin> 在 2025-06-09 上传 | 大小：753kb | 下载：0

[VHDL编程] wave_gen

说明：波形发生器，可以产生正弦波，锯齿波，方波。Verilog语言编写-Waveform generator, can generate sine wave, sawtooth wave, square wave. Verilog language
<890921> 在 2025-06-09 上传 | 大小：753kb | 下载：0

[VHDL编程] hdl-2015_r2.tar

说明：AD9361 IP核，Linux版本，Vivado2015.2(AD9361 IP core, used on Linux, Vivado2015.2)
<小陈3 > 在 2025-06-09 上传 | 大小：754kb | 下载：0