[VHDL编程] 83编码器

说明：83编码器编码
<gff89714> 在 2011-12-07 上传 | 大小：556kb | 下载：0

[VHDL编程] 399

说明：用VHDL编写的8位全加器,数字分频器等程序-VHDL prepared by the eight All-Canadian, digital dividers procedures
<骷髅> 在 2025-06-29 上传 | 大小：556kb | 下载：0

[VHDL编程] VHDL

说明：1 8位加法器的设计 2 分频电路 3 数字秒表的设计-1 8 adder design of 2-circuit design of 3 digital stopwatch
<dai> 在 2025-06-29 上传 | 大小：556kb | 下载：0

[VHDL编程] VHDLanli

说明：vhdl源码案例， vhdl源码案例，-VHDL source case, vhdl source case,
<lg> 在 2025-06-29 上传 | 大小：556kb | 下载：0

[VHDL编程] qpsk

说明：基于vhdl的qpsk算法研究与性能测试-Qpsk of vhdl-based research and performance testing algorithm
<matt> 在 2025-06-29 上传 | 大小：556kb | 下载：0

[VHDL编程] fft

说明：用verilog语言编写的基于DA结构的滤波器的实现-filter
<陈丽华> 在 2025-06-29 上传 | 大小：556kb | 下载：0

[VHDL编程] fpga_pong

说明：fpga code for pong game
<kasmi> 在 2025-06-29 上传 | 大小：556kb | 下载：0

[VHDL编程] 52250440605_AB

说明：基于CPLD 的光电脉冲码盘 信号四倍频电路设计-CPLD-based electro-optical pulse encoder signals four multiplier circuit design
<易琰> 在 2025-06-29 上传 | 大小：556kb | 下载：0

[VHDL编程] x3cs400_uart

说明：基于X3cS400的串口通讯程序，开发环境ISE7.0，使用verilog编写。可以使用串口调试助手在pc机上查看字符。-UART communication program based on X3CS400 FPGA， develop enviroment： ISE7.0，completed by verilog。 The result could be seen on the Uart debug assitant.
<lingfeng> 在 2025-06-29 上传 | 大小：556kb | 下载：0

[VHDL编程] LCD1602

说明：实现LCD控制之下六位时钟正确计数与显示-Realized under the control of six LCD clock display correctly count
<wangxiao> 在 2025-06-29 上传 | 大小：557kb | 下载：0

[VHDL编程] verilog

说明：数字信号处理的FPGA实现(第3版) verilog源码-FPGA digital signal processing (3rd Edition) verilog source
<198996> 在 2025-06-29 上传 | 大小：557kb | 下载：0

[VHDL编程] waveform_gen_latest.tar

说明：这个核心是一个向前的实现数控振荡器（NCO）-也被称为直接数字频率合成器（DDS）。除了生成标准的正弦/余弦输出波形，它也产生平方和锯齿用很少的额外资源输出。-This core is a straight forward implementation of a Numerically Controlled Oscillator (NCO)- also referred to as a Direct Digital Synthesizer (DDS). In addition to genera
<asdtgg> 在 2025-06-29 上传 | 大小：557kb | 下载：0