[VHDL编程] asynchronous-FIFO-structure

说明：
<john> 在 2025-06-08 上传 | 大小：533kb | 下载：0

[VHDL编程] ICX408AL7.5M

说明：基于CPLD的CCD驱动程序源码，本人已经测试过，配合单片机控制，就能实现CPLD对CCD的驱动控制和曝光控制-CPLD based on the CCD driver source, I have been tested with single-chip control, you can achieve CPLD driver for CCD control and exposure control
<linhao> 在 2025-06-08 上传 | 大小：533kb | 下载：0

[VHDL编程] simpleISA

说明：一个模拟ISA界面的简易小程式，简单易懂-ISA interface, a simple simulation of a small program, easy-to-read
<丁丁> 在 2025-06-08 上传 | 大小：533kb | 下载：0

[VHDL编程] modelsim_for_beginner

说明：仿真软件modelsim的使用方法，适合初学者使用-Modelsim simulation software to use for beginners
<王程序> 在 2025-06-08 上传 | 大小：534kb | 下载：0

[VHDL编程] h_bsp

说明：ep2c8q208上跑nios，外部使用静态sram，速度超级快！-ep2c8q208 run on nios, external static sram, speed super fast!
<电子迷> 在 2025-06-08 上传 | 大小：534kb | 下载：0

[VHDL编程] gas_meter_2lcd

说明：段式液晶的Verilog 驱动，效果很好，可以直接例话调用！-Verilog-stage liquid crystal driver, a good effect, so patients can call directly!
<tianxing> 在 2025-06-08 上传 | 大小：534kb | 下载：0

[VHDL编程] key_scan4X4

说明：基于ＦＰＧＡ设计的矩阵键盘经过多次测试非常的好用　ＶＨＤＬ语言-FPGA-based design of repeated testing matrix keyboard is very easy to use VHDL language
<谭海龙> 在 2025-06-08 上传 | 大小：534kb | 下载：0

[VHDL编程] program

说明：1/100s计时器的FPGA实现，本设计的计时器能实现显示最长计时时间为1分59.99秒，且精度大于1/100s，计时器能显示1/100s的时间.-1/100s timer FPGA, the design of the timer to achieve the longest time show time of 1 minutes, 59.99 seconds, and the precision is greater than 1/100s, 1/100s timer can display
<sword> 在 2025-06-08 上传 | 大小：534kb | 下载：0

[VHDL编程] LCD-NH12864J-VHDL

说明：LCD NH12864J控制器编程实例,可作为编程的参考-LCD NH12864J Controler Prog examples
<房有定> 在 2025-06-08 上传 | 大小：534kb | 下载：0

[VHDL编程] final-ashwin

说明：image difference in verilog
<prabhakar> 在 2025-06-08 上传 | 大小：534kb | 下载：0

[VHDL编程] DDS

说明：DDS的FPGA实现(VHDL),只可调频，调幅可于外部DA实现。(内附三角波、正弦波、方波的rom调用)-DDS on FPGA (VHDL), only FM, AM can be implemented in an external DA. (With triangular wave, sine wave, square wave rom call)
<WSong> 在 2025-06-08 上传 | 大小：534kb | 下载：0

[VHDL编程] ldpc576

说明：基于wimax协议的低密度奇偶校验码LDPC的VERILOG实现，亲测可用。-WiMAX protocol based on the low density parity check code VERILOG LDPC implementation, pro test available.
<kobe> 在 2025-06-08 上传 | 大小：534kb | 下载：0