[VHDL编程] ADC

说明：用verilog编程实现的基于FPGA的AD数据采集程序-Verilog Programming with FPGA-based data collection procedures AD
<张西贝> 在 2025-06-10 上传 | 大小：488kb | 下载：0

[VHDL编程] FSMLibrary

说明：有限状态机源码，最近在做一个项目需要用到状态机，自己研究了一下，将原来的状态机封装了，做了一些修改，实现了一个比较好用的状态机。里面包括测试工程，用例-Finite state machine source code, most recently doing a project needs to use state machines, their study a little, the original state machine package, and made some modificat
<风雪浪子> 在 2025-06-10 上传 | 大小：488kb | 下载：0

[VHDL编程] BER_examination

说明：基于FPGA的伪随机序列误码率检测，包括随机序列的发生，随机序列的接收统计。-FPGA-based pseudo-random sequence of bit error rate testing, including the occurrence of random sequence, random sequence to receive statistics.
<wlq> 在 2025-06-10 上传 | 大小：488kb | 下载：0

[VHDL编程] OV7690_v1.01

说明：OmniVision color CMOS VGA (640 x 480) CameraChip™ sensor with OmniPixel3-HS™ technology OV7690 Datasheet, Version 1.01-OmniVision color CMOS VGA (640 x 480) CameraChip™ sensor with OmniPixel3-HS™ technology OV7690 Datasheet, Ver
<printkxxx> 在 2025-06-10 上传 | 大小：488kb | 下载：0

[VHDL编程] sram

说明：sram的verilog控制程序，有比较详细的介绍，希望有所帮助。-sram verilog control procedures, a more detailed introduction, hope that helps.
<张亚洲> 在 2025-06-10 上传 | 大小：488kb | 下载：0

[VHDL编程] phase_test

说明：此程序实现了利用FPGA进行准确测相的功能，性能良好-This program implements an accurate phase measurement using FPGA functionality, good performance
<lanjunjian> 在 2025-06-10 上传 | 大小：489kb | 下载：0

[VHDL编程] quartus_works_first

说明：基于verilog语言的，FPGA程序，实现可暂停的计时器与数码管显示功能，计时范围0~99秒，精度0.01秒，在EP1C3T100C8上亲测通过-Based verilog language, FPGA program implementation can pause the timer with digital display function, time range from 0 to 99 seconds, precision 0.01 seconds, measured by the
<FT_Young> 在 2025-06-10 上传 | 大小：489kb | 下载：1

[VHDL编程] DC_Motor_Main

说明：基于FPGA的verilog语言，实现对直流电机的PWM控制，包括电路图、主程序、控制模块、测速模块等-Based on FPGAVeriloglanguage, realization of PWM control of DC motors, including circuit diagrams, master, control module, the speed module
<陆晓东> 在 2025-06-10 上传 | 大小：488kb | 下载：0

[VHDL编程] washmashine

说明：用VHDL实现的洗衣机作业，可以启动、清洗、排水、脱水、换档。-Washing machine with VHDL, you can start, wash, drain, dehydration, shift.
<何国锋> 在 2025-06-10 上传 | 大小：489kb | 下载：0

[VHDL编程] 界面切换

说明：qt 实现窗口切换按键触发后可以切换到一个界面。退出后回到主窗口(chieve window switching of QT)
<卢晓爱滴 > 在 2025-06-10 上传 | 大小：489kb | 下载：0

[VHDL编程] n_bit_paralleLoadShiftRegJK

说明：n_bit_paralleLoadShiftRegJK
<iaio > 在 2025-06-10 上传 | 大小：489kb | 下载：0

[VHDL编程] DPWM

说明：用Verilog实现数字脉宽调制模块，主要模块有锁相环、计数器、多路选择器(The digital pulse width modulation module is realized by Verilog. The main modules are PLL, counter and multiplexer)
<lw1997> 在 2025-06-10 上传 | 大小：489kb | 下载：0