[VHDL编程] Lab_intro2_ayjh

说明：A code to develop a cascade of counter
<Brian> 在 2025-06-09 上传 | 大小：475kb | 下载：0

[VHDL编程] mdf-code-xilinx

说明：median filter code in VHDl
<ravitikkam> 在 2025-06-09 上传 | 大小：475kb | 下载：0

[VHDL编程] stopwatch

说明：用Verilog编写的秒表，可以实现计时、复位、暂停等功能。-stopwatch using Verilog language
<陈璜骁> 在 2025-06-09 上传 | 大小：475kb | 下载：0

[VHDL编程] verilogChapter-3

说明：续chapter02,给出了从入门到工程应用的一些实例，可以帮助初学者通过学习实例了解和掌握硬件描述语言的基本知识。-Continued chapter02, from entry to the project are given some examples of applications that can help beginners learn instance by hardware descr iption language to understand and master the ba
<Alice Yang> 在 2025-06-09 上传 | 大小：475kb | 下载：0

[VHDL编程] DENGJINGDUCEPING

说明：基于FPGA的等精度测频了，实现了用STM32控制FPGA测频率并用STM32处理数据用12864串行显示频率-FPGA-based and other precision frequency measurement, and to achieve control with STM32 STM32 FPGA test frequency and use the serial display data with the frequency of 12864
<huangshaobo> 在 2025-06-09 上传 | 大小：475kb | 下载：0

[VHDL编程] ADC

说明：actel fpga kit 使用的模数转换程序-actel fpga kit used in analog to digital conversion process
<zhouwj> 在 2025-06-09 上传 | 大小：475kb | 下载：0

[VHDL编程] hydrophone-and-vector-hydrophon

说明：介绍光纤水听器和矢量水听器的原理、性能等，并给出各自的优缺点-Introduce fiber-optic hydrophone and vector hydrophone principle, performance, etc., and give their advantages and disadvantages
<齐方> 在 2025-06-09 上传 | 大小：475kb | 下载：0

[VHDL编程] pipe_mul8

说明：verilog实现的流水线8位乘法器，效率高，代码简洁经典-verilog implementation of pipelined 8-bit multiplier, efficient, simple and classic code
<flier> 在 2025-06-09 上传 | 大小：475kb | 下载：0

[VHDL编程] ADC

说明：周立功Fusion StartKit，fpga开发板的实验例程，ADC实验-ZLG Fusion StartKit, fpga development board test routines, ADC experiment
<xyz> 在 2025-06-09 上传 | 大小：475kb | 下载：0

[VHDL编程] Verilog-detail

说明：不错的verilog学习语言资料，详细地对verilog语言中的重要语句应用进行分析。-A good the verilog learn language information, verilog language statement application.
<Emily> 在 2025-06-09 上传 | 大小：475kb | 下载：0

[VHDL编程] adc

说明：实现ADC0809模数转换，功能正确已经在板子上实现，谢谢使用-Achieve ADC0809 analog to digital conversion function correctly on the board has been achieved thanks to use
<陈聪伟> 在 2025-06-09 上传 | 大小：475kb | 下载：0

[VHDL编程] Display_7seg

说明：Basys 3 开发板入门实验，按键控制7段数码管显示试验。-Basys 3 development board entry test, key control of the 7 section of the digital tube display test.
<罗密> 在 2025-06-09 上传 | 大小：475kb | 下载：0