[VHDL编程] TLM-2.0.1

说明：SystemC TLM 2.0.1 2009/7/15 最新源码和文档。-The latest SystemC TLM 2.0.1 7/15/2009 source code and documents
<Archie> 在 2025-06-08 上传 | 大小：11mb | 下载：0

[VHDL编程] 150M

说明：quartus_nios 综合开发平台，可以多中断，重要的是它的cpu可以工作在150M，总线工作在100M×32bit；-quartus_nios comprehensive development platform that can interrupt more important is that it' s cpu can operate at 150M, bus work in 100M × 32bit
<戚栋> 在 2025-06-08 上传 | 大小：10.93mb | 下载：0

[VHDL编程] red_FPGA_code.ZIP

说明：红色飓风开发板上的练习源代码，内容包括基本FPGA设计实例，各种常用接口设计实例，SOPC设计实例等。-Red Hurricane source code practice development board, including the basic FPGA design example, a variety of common interface design examples, SOPC design examples and so on.
<ftech> 在 2025-06-08 上传 | 大小：11.01mb | 下载：0

[VHDL编程] LCD

说明：Actel fusion M1AFS600的LCD实验，基于周立功公司CortexM1开发板，程序包括FPGA源程序和Keil环境下C语言程序，程序测试通过。-Actel fusion M1AFS600 the LCD test, Zhou, who based the company CortexM1 development board, the program includes FPGA source code and Keil C language programming environm
<卫菊梅> 在 2025-06-08 上传 | 大小：10.95mb | 下载：0

[VHDL编程] FPGA_VGA

说明：VGA 显示代码，实现波形显示.使用VHDL 硬件描述语言设计。-VGA display code to achieve the waveform display using VHDL hardware descr iption language design.
<jack> 在 2025-06-08 上传 | 大小：10.97mb | 下载：0

[VHDL编程] Locking_device

说明：EDA课程设计，基于DE2板的八位十进制锁码器，vhdl源程序！-EDA curriculum design, based on the DE2 board to eight decimal lock code reader, vhdl source code!
<> 在 2025-06-08 上传 | 大小：10.95mb | 下载：0

[VHDL编程] DMASU

说明：nios中DMA数据传输方式的实例化程序-nios in the DMA data transfer mode of instantiation process
<际宝张> 在 2025-06-08 上传 | 大小：10.94mb | 下载：0

[VHDL编程] xsoc

说明：Xilinx soc 源代码，是一个简单CPU的源代码！-xsoc code and document!
<xiyoulhj> 在 2025-06-08 上传 | 大小：11mb | 下载：0

[VHDL编程] booth_multiplier

说明：This source code makes 8 X 8 booth multiplier and it is coded in Velilog HDL.
<KIMD> 在 2025-06-08 上传 | 大小：10.96mb | 下载：0

[VHDL编程] Signal-generator

说明：关于信号发生器的各种电子书，包括信号，滤波等内容。-A variety of e-books on the signal generator, signal filtering.
<lujianlin> 在 2025-06-08 上传 | 大小：11.01mb | 下载：0

[VHDL编程] xapp1052

说明：ML605开发版 生成IP核的时候选择250MHZ pcie2.0 X4 5Gb/s 其他参考PDF文档。(When the ML605 development version generates the IP kernel, select 250MHZ pcie2.0 X4 5Gb/s Other reference PDF documents.)
<herryhu > 在 2025-06-08 上传 | 大小：10.94mb | 下载：0

[VHDL编程] Verilog数字VLSI设计教程（源码）

说明：Verilog 数字VLSI 设计教程 官方Lab(Verilog Digital VLSI Design Course Official Lab)
<brico> 在 2025-06-08 上传 | 大小：10.95mb | 下载：1