[VHDL编程] ds18b20s4

说明：四路DS18B20的verilog HDL 代码，精度为1℃无须转换数据，根据输入地址改变直接输出结果。占用600个LE资源，相对于单路程序，更为精减-Four DS18B20 the verilog HDL code, and an accuracy of 1 ℃ without converting the data, enter the address change in accordance with the direct output. Occupy 600 LE resources,
<chenwl> 在 2025-07-19 上传 | 大小：433kb | 下载：0

[VHDL编程] ds18b20s16

说明：
<chenwl> 在 2025-07-19 上传 | 大小：433kb | 下载：0

[VHDL编程] EDA

说明：熟练使用vhdl语言，以及介绍了quartus和仿真软件，具体事例-Vhdl skilled use of language, and introduced quartus and simulation software, specific examples
<星> 在 2025-07-19 上传 | 大小：433kb | 下载：0

[VHDL编程] qiangdaqi-0

说明：课程设计 抢答器的设计，源程序 实现抢答 -Responder curriculum design, source code to achieve Responder
<董公子> 在 2025-07-19 上传 | 大小：433kb | 下载：0

[VHDL编程] DDS

说明：用Verilog编写的DDS逻辑,很好地实现了DDS功能，可以产生各种频率的正弦波。-DDS which was write by Verilog。
<宋升金> 在 2025-07-19 上传 | 大小：433kb | 下载：0

[VHDL编程] high-speed-PCB-design-skills

说明：高速PCB设计技巧，值得一看，20字 20字 20字 20字 -High-speed PCB design skills, worth a visit
<雷文> 在 2025-07-19 上传 | 大小：433kb | 下载：0

[VHDL编程] PWMshiyan

说明：利用FPGA产生PWM波，课通过程序控制波得频率和占空比等。-PWM wave generated by FPGA, classes may be programmed frequency and duty cycle wave.
<燕星> 在 2025-07-19 上传 | 大小：433kb | 下载：0

[VHDL编程] SEED-DEC28335v-1.4

说明：SEED-DEC28335v1.4中文版说明书-SEED-DEC28335v1. 4 Chinese instruction
<shenji> 在 2025-07-19 上传 | 大小：433kb | 下载：0

[VHDL编程] FPGAapFFT

说明：介绍采用FPGA器件实现apFFT算法，精度高于模拟式测量，并且适用性强、成本低-Describes the use of FPGA devices to achieve apFFT algorithms, accuracy is higher than an analog measurement, and applicability, low cost
<单善> 在 2025-07-19 上传 | 大小：433kb | 下载：0

[VHDL编程] FSK

说明：在quartus ii下完成的用VHDL语言编写的数字式频移键控FSK系统-Accomplished in quartus ii the use of VHDL language digital frequency shift keying FSK system
<> 在 2025-07-19 上传 | 大小：433kb | 下载：0

[VHDL编程] Ten-binary-clock-

说明：数字时钟 十二进制的 年月日可自加-digital clock
<刘> 在 2025-07-19 上传 | 大小：433kb | 下载：0

[VHDL编程] ch06-3_Verilog-HDL

说明：Verilog HDL基础Verilog HDL设计模块的基本结构 Verilog HDL的语言规则用Verilog HDL实现各种类型电路及系统设计的方法-The basis of Verilog HDL Verilog HDL design module, the basic structure of the Verilog HDL language rules to various types of circuit and system design using Verilog HDL
<kongyameng> 在 2025-07-19 上传 | 大小：433kb | 下载：0