[VHDL编程] uart_rxd

说明：NIOS II IDE 编程， uart_txd测试程序，仅供参考。-NIOS II IDE programming, uart_txd testing procedures, for information purposes only.
<张建> 在 2025-06-03 上传 | 大小：380kb | 下载：0

[VHDL编程] VHDLEXAM

说明：
<李志> 在 2025-06-03 上传 | 大小：380kb | 下载：0

[VHDL编程] 4vlx25_mdm_xmd

说明：实用的程序代码，希望对大家有用，已经调试通过-Practical program code, in the hope that useful to everybody, has debugging through
<人杰> 在 2025-06-03 上传 | 大小：380kb | 下载：0

[VHDL编程] fpga_sram

说明：Altera cyclone ep1c6对sram idt71系列的读写时序控制-Altera cyclone ep1c6 of sram idt71 series of read and write timing control
<wmy> 在 2025-06-03 上传 | 大小：380kb | 下载：0

[VHDL编程] Digital-baseband-system-

说明：是基带方面的权威资料，好好参考会明白基带传输的原理和意义的-Digital baseband system modeling and design
<崔小久> 在 2025-06-03 上传 | 大小：381kb | 下载：0

[VHDL编程] The-viterbi-algorithm-(1)

说明：Vetrbi decoder VHDL code
<rajaisking> 在 2025-06-03 上传 | 大小：381kb | 下载：0

[VHDL编程] alu1

说明：设计16位算术逻辑单元，能实现加、减、加1、减1、与、或、非、传送的功能。-Design of 16-bit arithmetic logic unit, to add, subtract, add 1, subtract 1, AND, OR, NOT, transfer function.
<痴心> 在 2025-06-03 上传 | 大小：381kb | 下载：0

[VHDL编程] Digitron_driver

说明：分模块描述的8位数码管驱动，在上面静态显示12345678.-Points module describes eight digital tube driver, in static display above 12345678.
<张瀚元> 在 2025-06-03 上传 | 大小：381kb | 下载：0

[VHDL编程] clk_generator

说明：时钟分频的verilog代码，能够实现小数分频，文件为Xilinx ISE工程文件-Frequency clock divider verilog codes, it is possible to achieve fractional file to Xilinx ISE Project Files
<duzengquan> 在 2025-06-03 上传 | 大小：381kb | 下载：0

[VHDL编程] clock

说明：多功能数字钟的verilog程序，可用于年月日的记时和显示。-Multi-function digital clock verilog procedures, can be used for date time and display.
<万力> 在 2025-06-03 上传 | 大小：381kb | 下载：0

[VHDL编程] count

说明：用verilog语言编写一个计数器，改参数实现不同时间的计数器(Writing a counter in the Verilog language)
<sagee> 在 2025-06-03 上传 | 大小：381kb | 下载：0

[VHDL编程] 07_uart_test

说明：黑金FPGA开发板实现串口Uart通信的verilog代码(Serial Uart communication)
<啊啊啊阿波> 在 2025-06-03 上传 | 大小：381kb | 下载：0