[VHDL编程] USB2_0CY7C68013FPGAVerilogHD

说明：cy68013与fpga接口的veriloghdl设计-cy68013 interface with the FPGA design veriloghdl
<高嵩> 在 2025-06-08 上传 | 大小：357kb | 下载：0

[VHDL编程] USB2_0

说明：USB2_0控制器CY7C68013与FPGA接口的VerilogHDL实现.rar-CY7C68013 and FPGA controller USB2_0 interface VerilogHDL achieve. Rar
<fiann> 在 2025-06-08 上传 | 大小：357kb | 下载：0

[VHDL编程] DE2_LCM_CCD

说明：DE2 CCD数码相机源代码，下载即可使用。方便学习。-DE2 CCD digital camera source code, you can use to download. Facilitate learning.
<张曦> 在 2025-06-08 上传 | 大小：357kb | 下载：0

[VHDL编程] LCD1602Display

说明：FPGA中LCD1602驱动开发设计，软件quartusII6.0，verilog-LCD1602 driver in the development of FPGA design, software quartusII6.0, verilog
<张一> 在 2025-06-08 上传 | 大小：357kb | 下载：0

[VHDL编程] RS232

说明：RS232的FPGA通讯程序，用的是VHDL语言写的，非常好用-RS232 communication program of the FPGA, using the VHDL language, very easy to use
<无名氏> 在 2025-06-08 上传 | 大小：357kb | 下载：0

[VHDL编程] Code2

说明：可以看一看，内容不多，几个源代码，就是这么多了。-Can take a look at the content more than a few source code, is so much more.
<王小刚> 在 2025-06-08 上传 | 大小：357kb | 下载：0

[VHDL编程] ARM7andFPGA

说明：基于ARM7与FPGA组成的可编程控制器-Based on the composition of ARM7 and FPGA programmable logic controller
<订> 在 2025-06-08 上传 | 大小：357kb | 下载：0

[VHDL编程] 9927416JpegDecoder

说明：altera nios处理器快速入门，对研究NIOS的人员很有帮助-altera nios processor, quick start, the staff very helpful for research NIOS
<mstar> 在 2025-06-08 上传 | 大小：357kb | 下载：0

[VHDL编程] song

说明：module song(clk,key,song_out,led) input [7:0] key input clk output song_out output [7:0] led reg song_reg reg [21:0] count reg [19:0] delay reg [7:0] key_reg always @(posedge clk) begin count=count+1 if((count==de
<罗仲景> 在 2025-06-08 上传 | 大小：357kb | 下载：0

[VHDL编程] crc_testbench

说明：此为crc测试台文件。主要环境是modelsim。适用于初学者-This is the crc test bench file. Main environment is modelsim. Apply to beginners
<hepeng> 在 2025-06-08 上传 | 大小：357kb | 下载：0

[VHDL编程] test5

说明：本实验要求完成的任务是在时钟信号的作用下，通过输入的键值在数码管上 显示相应的键值。在实验中时，数字时钟选择 1KHZ 作为扫描时钟，用四个拨动 开关做为输入，当四个拨动开关置为一个二进制数时，在数码管上显示其十六进 制的值。 实验箱中的拨动开关与 FPGA 的接口电路，以及拨动开关 FPGA 的管脚连 接在实验一中都做了详细说明，这里不在赘述。-The experiment required to complete the task in the role of the clo
<小方> 在 2025-06-08 上传 | 大小：358kb | 下载：0

[VHDL编程] shuzizhong1

说明：数字钟包含时分秒计时，还有时钟和分钟的校正，同时还能显示日期。(Digital clock contains a time when every minute, and the clock and the minute correction, but also display the date.)
<阿茉 > 在 2025-06-08 上传 | 大小：358kb | 下载：0