资源列表
[VHDL编程] ddr2_sdram
说明：xilinx spartan2 fpgaddr2控制代码，使用verilog编写，可综合-xilinx spartan2 fpgaddr2 control code, using verilog preparation, can be integrated<ioo> 在 2025-06-18 上传 | 大小：301kb | 下载：0
[VHDL编程] lcd_1602_v
说明：基于FPGA的1602显示程序，端口管脚已经设置好，拱大家学习-FPGA-based display program 1602, the port pin has been set up, we learn arch<陈明风> 在 2025-06-18 上传 | 大小：301kb | 下载：0
[VHDL编程] fpga0023202323
说明：FPGA时序分析说明。对于高速时钟设计中的时序分析与约束有帮助-FPGA,TIME<lzz> 在 2025-06-18 上传 | 大小：301kb | 下载：0
[VHDL编程] lab3_group27
说明：数字电路的基本门，有register，fulladder，还有一个洗衣机的控制程序-The basic digital circuit gates, register, fulladder, there is a washing machine control program<都是> 在 2025-06-18 上传 | 大小：301kb | 下载：0
[VHDL编程] hamming_encodeadecode
说明：用Verilog语言编写的对m序列进行汉明码编译码的程序。具体实现为产生m序列后对其进行(7,4)汉明码编码并加错，然后将其纠错译码并输出，详细过程见仿真。-Written by Verilog m sequence of procedures for coding and decoding Hamming codes. Concrete realization of m sequence to produce its (7,4) hamming code and a mistake, and<周杰奏> 在 2025-06-18 上传 | 大小：301kb | 下载：1
[VHDL编程] ModelSim-Altera61g_CRACK
说明：modelsim 6.2破解,对于ALTERA 器件-MODELSIM 6.2 CRAK FOR ALTORAL CHIP<wangfei> 在 2025-06-18 上传 | 大小：301kb | 下载：0
[VHDL编程] 6_VHDL-application-design
说明：VDHL应用实例，包括组合逻辑电路设计，时序逻辑电路设计，存储器设计，状态机设计 -VDHL application design samples, including combined logic design, timing logic design, memory design, and status machine design<demo xie> 在 2025-06-18 上传 | 大小：301kb | 下载：0
[VHDL编程] uartverilog
说明：串口收发程序verilog版本，适用于ALTERA的CPLD-Serial transceiver Verilog version, applicable in ALTERA CPLD<刘茜> 在 2025-06-18 上传 | 大小：301kb | 下载：0